第4章 中断系统与定时器深度解析：中断优先级、嵌套、响应时间、定时器模式与PWM

中断与定时器是嵌入式系统的核心资源，面试中高频考察对优先级分组、嵌套机制、响应时间计算、定时器工作模式及PWM生成的理解。本章从面试问答与项目实战两个维度，帮你构建可迁移的回答框架。

中断优先级分组（以STM32 NVIC为例）

分组编号抢占优先级位数响应优先级位数应用场景
NVIC_PriorityGroup_00 bit4 bit所有中断同级，无嵌套
NVIC_PriorityGroup_11 bit3 bit2级嵌套，低延迟场景
NVIC_PriorityGroup_22 bit2 bit4级嵌套，通用场景
NVIC_PriorityGroup_33 bit1 bit8级嵌套，实时性要求高
NVIC_PriorityGroup_44 bit0 bit16级嵌套，强实时系统

定时器工作模式对比

模式工作原理典型应用关键寄存器
计数模式对内部时钟或外部脉冲计数延时、频率测量CNT, PSC, ARR
输入捕获捕获外部信号边沿，记录CNT值脉宽测量、编码器解码CCR, CCER, CCMR
输出比较CNT与CCR匹配时输出电平跳变产生可调脉冲、IR载波CCR, CCER, CCMR
PWM模式CNT与CCR比较，自动翻转输出电平电机调速、LED调光、DACCCR, ARR, CCER
单脉冲模式触发一次后产生一个可编程脉冲闸门控制、触发信号CR2, PSC, ARR
① 问题定位 识别考点：中断/定时器 ② 核心机制 优先级 + 嵌套 + 响应时间 ③ 关键参数 分组配置 + 响应时间优化 ④ 模式应用 计数模式 + PWM生成 ⑤ 项目落地 案例结合 + 性能调优 加分：硬件/软件优先级 加分：尾链技术 加分：主从定时器同步

Q1：请解释单片机中断优先级的概念，以及如何配置中断嵌套？

🎯 面试官考察点 是否理解硬件优先级与软件优先级的区别；是否掌握NVIC分组机制；是否有实际配置经验。
📐 回答框架
  1. 定义优先级：决定中断响应顺序，高优先级可打断低优先级。
  2. 区分两类优先级：硬件优先级（芯片固定，不可改）与软件优先级（通过寄存器配置，可调整）。
  3. 解释嵌套条件：抢占优先级相同则不嵌套，不同则高抢占可打断低抢占。
  4. 举例配置：STM32通过NVIC_SetPriorityGrouping选择分组，NVIC_SetPriority设置每个中断的抢占/响应优先级。
✏️ 简短示例回答 中断优先级决定硬件响应顺序，分为抢占优先级和响应优先级。STM32通过NVIC_PriorityGroup配置分组位数，再用NVIC_SetPriority为每个中断赋值。高抢占优先级中断可嵌套低优先级中断，同级不嵌套。实际开发中我常用Group_2（2位抢占+2位响应），平衡嵌套深度与优先级数量。
🔍 可能追问 ① 什么是中断向量表？② 如何实现中断共享（多个设备共用同一中断号）？③ M3/M4内核的中断尾链技术是什么？
⚠️ 避坑提醒 不要混淆“优先级分组”与“优先级值”；不同MCU的优先级位数可能不同（如STM32F1为4位，F4为8位），移植时需注意。

Q2：如何计算和优化单片机的中断响应时间？

🎯 面试官考察点 对中断实时性的理解深度；是否清楚响应时间的组成；是否有实际优化经验。
📐 回答框架
  1. 定义中断响应时间：从中断请求触发到CPU执行ISR第一条指令的总时间。
  2. 分解组成要素：硬件中断采样延迟 + CPU入栈时间 + 向量读取时间 + ISR执行时间。
  3. 给出典型数值：Cortex-M3约12个时钟周期入栈+向量读取，总响应约20-30个时钟周期。
  4. 提出优化策略：缩短ISR代码、避免在ISR中调用耗时函数、使用尾链技术、合理配置优先级分组。
✏️ 简短示例回答 中断响应时间 = 硬件延迟 + 入栈时间 + 向量读取 + ISR执行。Cortex-M3通常约12周期入栈，总响应约25周期。优化方法：ISR只设标志位，主循环处理业务；使用尾链技术减少出栈；避免浮点运算；高优先级中断使用独立堆栈。实测可通过GPIO翻转示波器测量。
🔍 可能追问 ① 中断延迟与中断响应时间有什么区别？② 如何用示波器精确测量中断响应时间？③ 什么情况下会出现中断丢失？
⚠️ 避坑提醒 不要忽略硬件中断采样周期（如外部中断的滤波时间），不同MCU差异大。ISR中禁止调用printf、malloc等非重入函数。

Q3：请说明定时器的各种工作模式，以及如何用定时器产生PWM信号？

🎯 面试官考察点 对定时器资源掌握程度；PWM原理及配置熟练度；是否做过电机或调光等实际应用。
📐 回答框架
  1. 列举定时器模式：计数模式（向上/向下/中央对齐）、输入捕获、输出比较、PWM模式、单脉冲模式。
  2. 解释PWM原理：计数器CNT从0递增到ARR，当CNT < CCR时输出高电平，否则输出低电平（或相反），形成可调占空比的方波。
  3. 列出配置步骤：① 设置预分频PSC和自动重装ARR决定频率；② 设置CCR决定占空比；③ 配置输出极性GPIO；④ 使能TIM和输出通道。
  4. 举例应用：直流电机调速（20kHz PWM），LED呼吸灯（1kHz PWM）。
✏️ 简短示例回答 定时器有计数、捕获、比较、PWM等模式。PWM通过CNT与CCR比较产生：CNT<CCR输出高，反之输出低。配置步骤：设PSC和ARR定频率，CCR定占空比，配置GPIO复用输出。如电机调速常用20kHz PWM，需注意频率与分辨率权衡，ARR决定分辨率，PSC决定分频系数。
🔍 可能追问 ① 如何实现PWM频率和占空比的独立调节？② 多路PWM如何保证同步输出？③ 如何用PWM实现DAC功能？
⚠️ 避坑提醒 预分频PSC和自动重装ARR的配置顺序影响首次输出波形；注意PWM频率与分辨率的权衡（频率越高，分辨率越低）；STM32高级定时器需配置刹车和死区。

📁 项目案例：基于STM32定时器PWM的直流电机闭环调速系统

项目名称 智能AGV小车驱动控制模块
业务背景 某智慧仓储AGV的轮毂电机需要精确调速，要求启停平稳、响应快、支持多电机差速转向。
规模指标 PWM频率20kHz，调速范围0–3000rpm，速度控制精度±1%，系统响应时间<5ms，支持4路电机独立控制。
技术栈 STM32F407 + TIM1/TIM8高级定时器 + 正交编码器 + 增量式PID + 主从定时器同步
核心难点
  • 多路PWM同步输出，相位一致性要求高（电机差速控制）。
  • 中断响应延迟导致PID控制周期抖动，影响调速精度。
  • 电机换向时反电动势干扰PWM波形，造成误触发。
面试高频追问
  • Q：如何保证多路PWM同步？ 使用高级定时器主从模式，TIM1为主定时器产生同步信号，TIM8为从定时器跟随更新，所有通道同时更新CCR值，相位误差<0.1°。
  • Q：中断延迟怎么优化？ PID计算移至主循环，定时器中断仅做编码器计数更新和标志位设置，ISR执行时间从80μs降至5μs，控制周期抖动控制在±2μs。
  • Q：PWM频率如何选择？ 基于电机电感特性和人耳噪声，选20kHz（高于人耳听觉上限），同时保证ARR≥1000以获得0.1%占空比分辨率。
💬 可迁移回答话术 “在这个项目中，我使用STM32高级定时器的主从模式实现多路PWM同步输出，通过配置TIM1为主定时器、TIM8为从定时器并同步更新，保证了相位一致性。针对中断延迟问题，我将PID计算移到主循环，中断只做编码器计数更新和标志位设置，减少了ISR执行时间，将控制周期抖动控制在±2μs以内。这一方案可迁移到任何需要多路同步PWM输出的场景，如机器人关节驱动、多轴运动控制。”
💡 核心记忆点 中断回答三要素：优先级分组 + 嵌套条件 + 响应时间优化。定时器回答三步骤：模式分类 → PWM原理 → 配置参数（PSC/ARR/CCR）。面试时务必结合项目实例。
📌 面试加分技巧 回答中断问题时主动提及“尾链技术”“抢占优先级与响应优先级的区别”；回答PWM问题时主动说出“频率与分辨率的权衡公式：分辨率 = 1 / (ARR+1)”，体现数学思维。
⚠️ 常见扣分点 ① 说不清硬件优先级与软件优先级的关系；② 混淆PWM频率和占空比的调节方式；③ 项目案例中缺少量化指标（如频率、精度、延迟数值）。
← 上一章 📖 返回目录 下一章 →