薄膜工艺（PVD/CVD）面试题与案例
薄膜沉积是半导体制造的核心工艺环节，面试重点考察对 PVD/CVD 原理、均匀性控制 和 问题排查能力 的理解深度。本章从三个高频面试问答与一个真实项目案例出发，帮你建立从原理到量产的结构化表达体系。
| 对比维度 | PVD（物理气相沉积） | CVD（化学气相沉积） |
|---|---|---|
| 沉积原理 | 物理溅射 / 蒸发，无化学反应 | 气态前驱体化学反应成膜 |
| 工艺温度 | 室温 ~ 400°C | 200 ~ 800°C |
| 工作压力 | 低（mTorr 级） | 中低（Torr ~ mTorr） |
| 台阶覆盖 | 较差（方向性强） | 较好（保形性好） |
| 薄膜纯度 | 高 | 较高（需控制副产物） |
| 典型应用 | 金属电极、阻挡层（TaN/Ta） | 绝缘层（SiO₂/SiN）、半导体薄膜 |
面试问题：请简述 PVD 和 CVD 的主要区别，并举例说明各自的应用场景。
🎯 面试官考察点：
- 对物理沉积与化学沉积本质差异的理解深度
- 能否结合具体工艺和材料举例，而非单纯背定义
- 对温度、压力、台阶覆盖等关键参数的对比意识
📐 回答框架：
- 点明本质区别：PVD 是物理过程，CVD 是化学反应
- 对比关键特征：温度、压力、薄膜质量、台阶覆盖
- 结合典型应用场景举例说明
💬 示例回答：PVD 通过物理溅射使靶材原子沉积到基片，温度低、方向性强，适合金属电极与阻挡层（如 TaN/Ta）；CVD 通过气态前驱体化学反应成膜，台阶覆盖好、薄膜致密，广泛用于绝缘层（SiO₂/SiN）和半导体薄膜沉积。
🔍 可能追问：
- PVD 中溅射与蒸发的工艺差异及应用区别？
- CVD 中影响沉积速率的关键因素有哪些？
面试问题：在 PVD 或 CVD 工艺中，如何提高薄膜厚度均匀性？请列出至少三种方法。
🎯 面试官考察点：
- 对均匀性影响因素的工程理解，而非理论堆砌
- 是否具备从工艺参数到硬件设计的系统思维
- 能否用具体数据和案例说明优化效果
📐 回答框架：
- 指出均匀性的核心地位（直接影响器件一致性）
- 从工艺参数、硬件设计、温场/气场调控三方面展开
- 用指标说明优化效果（如均匀性从 5% 降至 2%）
💬 示例回答：改善均匀性三方面入手：①优化工艺参数，调节气压、功率、气体流量比；②改进硬件，采用旋转基座、优化靶材-基片间距；③调控温场气场，分区加热、优化喷淋头设计。通过 DOE 实验将均匀性从 5.2% 优化至 1.8%。
🔍 可能追问：
- 如何测量薄膜厚度均匀性？常用哪些检测方法？
- 均匀性与台阶覆盖能力如何权衡？
面试问题：CVD 工艺中薄膜出现颗粒污染（particle）问题，请描述你的排查思路。
🎯 面试官考察点：
- 系统化、数据驱动的问题排查能力
- 是否掌握颗粒来源的常见分类与定位方法
- 能否从临时解决推进到长期预防
📐 回答框架：
- 先通过 SEM/EDS 分析颗粒形貌与成分，定位来源
- 分类排查：工艺副产物 vs 外来颗粒污染
- 提出针对性优化方案，并建立预防措施
💬 示例回答：先通过 SEM/EDS 分析颗粒成分。若为反应副产物，检查温度、压力及腔体清洗频率；若为外来颗粒，排查气体纯度与传输管路。随后调整工艺参数或增加原位等离子清洗步骤，并建立定期维护计划，将颗粒密度从 0.5 ea/cm² 降至 0.05 ea/cm²。
🔍 可能追问：
- 颗粒污染与针孔缺陷如何区分？
- 如何通过工艺参数调整减少颗粒生成？
📁 真实项目案例：12英寸先进制程 Cu 互连 PVD 种子层工艺开发
项目名称：12英寸 7nm Cu 互连 PVD TaN/Ta 阻挡层 + Cu 种子层工艺开发
业务背景：7nm 节点 Cu 互连中，高深宽比结构对阻挡层与种子层的台阶覆盖和均匀性提出严苛要求，解决传统 PVD 工艺在底部覆盖率不足的问题。
规模指标：
- 晶圆尺寸：12 英寸
- 膜厚均匀性：< 3%（全片 49 点测量）
- 台阶覆盖：> 50%（深宽比 5:1）
- 薄膜电阻率：< 2.5 μΩ·cm
技术栈：PVD 磁控溅射（DC/RF）· ICP 预处理 · RTP 快速退火 · SEM/TEM/4PP · DOE 实验设计
核心难点：高深宽比（5:1）结构中，底部覆盖率与顶部过沉积的平衡；大面积 12 英寸晶圆的径向均匀性控制。
🎯 面试高频追问：
- 如何通过工艺参数优化改善台阶覆盖？（答：降低气压、提高偏压、调整靶材功率比）
- TaN/Ta 双层膜的作用是什么？（答：TaN 提供粘附与扩散阻挡，Ta 提供低电阻种子层）
- 均匀性数据如何分析？使用了哪些统计方法？（答：49 点 map、range/mean、标准差 σ）