4、顺序一致性模型：定义、形式化描述、示例，以及顺序一致性对程序员和硬件/编译器的约束

顺序一致性（Sequential Consistency, SC）是内存一致性模型中最直观、最符合程序员直觉的模型。它由 Leslie Lamport 于 1979 年提出，其核心思想是：所有处理器（或线程）对共享内存的访问操作，在全局视角下必须表现为某个单一的、确定的顺序，且该顺序与每个处理器程序中的操作顺序保持一致。 换句话说，整个多核系统看起来就像一台单核机器，所有内存操作被一个全局调度器串行化执行。本章将深入剖析 SC 的定义、形式化描述、典型示例，并重点讨论它对程序员与硬件/编译器设计带来的深刻约束。

上图展示了 SC 模型的核心架构：多个处理器各自以程序顺序发出内存操作，但所有操作必须在一个全局仲裁点被串行化。这个全局序是唯一的，且必须与每个处理器内部的程序顺序兼容。下面我们逐步展开。

4.1 核心原理：SC 的直观定义与形式化描述

定义：一个多处理器系统是顺序一致的，如果存在一个全局的、线性的内存操作顺序（称为全局序），使得：

1. 程序顺序保持：每个处理器上的操作，在该全局序中的相对顺序，与其程序指定的顺序一致。
2. 值一致性：每个读操作返回的值，是该全局序中位于该读操作之前的、最后一次对该地址的写操作所写入的值。

形式化地，设系统中有 n 个处理器 P0...Pn-1，每个处理器执行一个操作序列 Si。SC 要求存在一个全局序 G，它是所有操作（来自所有处理器）的排列，满足：

• 对于任意处理器 Pi，若操作 a 在 Pi 的程序顺序中先于操作 b，则在 G 中 a 也先于 b。
• 对于任意读操作 r，其返回值等于在 G 中紧邻 r 之前的、对同一地址的写操作 w 所写入的值。

这个定义看似简单，却隐含了极强的约束：所有操作必须原子地、瞬间地生效，不存在“中间状态”或“部分可见”的情况。SC 模型下，程序员可以像编写单线程程序一样推理多线程代码，无需考虑编译器或硬件重排。

4.2 判断方法：如何验证一个执行是否符合 SC

验证一个多线程执行是否符合 SC，通常采用“构造全局序”的方法。具体步骤如下：

1. 收集所有操作：记录每个处理器执行的内存读写操作及其顺序。
2. 尝试构建全局序：将所有操作排列成一个线性序列，使得每个处理器的程序顺序得到满足。
3. 检查读值一致性：对于每个读操作，检查其返回值是否等于该全局序中前一个写操作的值。
4. 穷举或逻辑推理：如果存在至少一个满足条件的全局序，则执行符合 SC；否则不符合。

实际中，我们通常使用“冲突图”或“偏序关系”来判定。若操作之间存在循环依赖（例如：读 A 依赖写 A，而写 A 又依赖读 B，读 B 又依赖写 B，写 B 又依赖读 A），则无法构造无环的全局序，即违反 SC。

4.3 案例拆解：经典 SC 违反场景与正确场景

我们通过两个经典案例来理解 SC 的行为边界。

案例 1：SC 允许的合法交错（正确场景）

初始: x = 0, y = 0
P0: x = 1; r1 = y;
P1: y = 1; r2 = x;

在 SC 下，可能的全局序之一为：P0: x=1 → P1: y=1 → P0: r1=y(1) → P1: r2=x(1)。最终 r1=1, r2=1。这是合法的，因为存在一个全局序满足所有约束。另一种合法序为 P0: x=1 → P0: r1=y(0) → P1: y=1 → P1: r2=x(1)，得到 r1=0, r2=1。SC 允许任何满足程序顺序的交错，只要读值一致。

案例 2：SC 禁止的“乱序”行为（违反场景）

初始: x = 0, y = 0
P0: x = 1; r1 = y;
P1: y = 1; r2 = x;
结果: r1 = 0 且 r2 = 0

这个结果在 SC 下不可能出现。因为若 r1=0，则意味着 P0 的读 y 发生在 P1 写 y 之前；若 r2=0，则意味着 P1 的读 x 发生在 P0 写 x 之前。这形成了一个循环依赖：P0写x → P1读x → P1写y → P0读y → P0写x，无法构造无环全局序。因此，该结果违反 SC。

4.4 对程序员和硬件/编译器的约束

SC 的强约束带来了两方面的深远影响：

4.4.1 对程序员的约束（“福利”与“责任”）

• 福利：程序员无需使用内存屏障（fence）或原子操作即可获得直观的语义。代码的推理模型与单线程一致，极大降低了并发编程的心智负担。
• 责任：程序员必须保证程序本身无数据竞争（data race）。SC 只保证无竞争程序的顺序一致性；若存在数据竞争，行为仍是未定义的（在 Java/C++ 内存模型中）。
• 限制：程序员不能依赖任何“重排优化”来提升性能，因为 SC 禁止所有重排。这意味着在 SC 下，程序员无法通过调整操作顺序来利用硬件特性（如写合并）。

4.4.2 对硬件/编译器的约束（“紧箍咒”）

• 禁止重排：编译器不能将内存操作重排，不能将读操作提前或写操作延后。硬件不能使用写缓冲（store buffer）来延迟写操作对其他处理器的可见性，除非能保证最终行为等价于 SC。
• 全局原子性：每个写操作必须对所有处理器同时可见，不能存在“部分处理器看到新值，部分看到旧值”的中间状态。这要求缓存一致性协议（如 MESI）在写操作完成时，必须使所有其他处理器的缓存副本失效，并等待确认。
• 性能代价：为了满足 SC，硬件需要频繁进行缓存行失效和同步操作，导致内存访问延迟显著增加。编译器也无法进行许多常见的优化（如循环不变量代码外提、寄存器重命名），导致生成代码效率较低。

4.5 常见误区与总结复盘

误区 1：认为 SC 是“默认”模型。 实际上，现代主流处理器（x86 采用 TSO，ARM/POWER 采用弱一致性）都不实现 SC。SC 更多是理论基准和教学模型。

误区 2：混淆“程序顺序”与“全局序”。 程序顺序是每个线程内部的顺序，全局序是所有线程操作的合并。SC 要求全局序必须尊重每个线程的程序顺序，但不同线程之间的操作顺序是任意的（只要无循环依赖）。

误区 3：认为 SC 下不需要同步原语。 即使 SC 保证了顺序，程序员仍需要互斥锁或原子操作来避免数据竞争。SC 不解决竞争问题，只解决“无竞争程序的语义”问题。

误区 4：忽略 SC 的性能陷阱。 在 SC 下，每次写操作都可能触发缓存行失效风暴，导致性能急剧下降。因此，实际系统中几乎不会直接实现 SC，而是采用更弱的模型并辅以内存屏障。