2、光波导基础:光在介质中的传播、全反射原理、平板波导与脊形波导结构、模式概念
光波导是硅光技术的物理基石。无论是硅基调制器、探测器,还是无源分束/合束器,其功能实现都依赖于光在特定结构中的受限传输。理解光在介质中的传播规律、全反射的临界条件、波导的几何结构以及模式的概念,是进入硅光设计领域的第一道门槛。本章将从电磁波与介质相互作用的基本原理出发,逐步推导光波导的工作机制,并重点辨析平板波导与脊形波导在工程应用中的差异。
2.1 光在介质中的传播:折射率与斯涅尔定律
光在介质中的传播速度低于真空光速,其比值定义为折射率 n = c/v。在硅光技术中,常用的材料折射率分别为:硅(Si)约 3.48,二氧化硅(SiO₂)约 1.45,氮化硅(Si₃N₄)约 2.0。折射率的差异决定了光在两种介质界面上的行为。当光从折射率较高的介质(光密介质)射向折射率较低的介质(光疏介质)时,根据斯涅尔定律 n₁·sinθ₁ = n₂·sinθ₂,折射角 θ₂ 会大于入射角 θ₁。随着入射角增大,折射角逐渐逼近 90°,此时对应的入射角称为临界角 θc = arcsin(n₂/n₁)。
核心原理:当入射角超过临界角时,光不再进入第二介质,而是被完全反射回第一介质,这种现象称为全反射(Total Internal Reflection, TIR)。全反射是光波导能够束缚光能的最根本物理机制。值得注意的是,全反射并非发生在单一界面上,而是发生在波导芯层与上下包层的两个界面上,光在芯层内以锯齿形路径向前传播。
在实际硅光波导中,芯层通常为硅(n₁≈3.48),包层为二氧化硅(n₂≈1.45)或空气(n₂≈1.0)。硅与二氧化硅的折射率差高达约 2.0,这使得临界角约为 24.6°。这意味着只要光在硅芯层内的入射角大于 24.6°,就能实现全反射。如此大的折射率差带来两个显著优势:一是波导的弯曲半径可以做到很小(微米量级),有利于高密度集成;二是模式限制能力强,光场能量高度集中在芯层内。但高折射率差也带来挑战,例如波导侧壁粗糙度引起的散射损耗会显著增加,这一点在后文的工程案例中会详细讨论。
2.2 全反射原理与倏逝波
全反射并非意味着光完全被限制在芯层内,实际上在包层中仍然存在一个迅速衰减的电磁场,称为倏逝波(Evanescent Wave)。倏逝波的穿透深度约为 λ/(2π·√(n₁²sin²θ₁ - n₂²)),通常在几十到几百纳米量级。这一现象在工程上具有双重意义:一方面,倏逝波的存在意味着波导周围不能有高吸收材料,否则会引入额外损耗;另一方面,倏逝波可以被利用来制作耦合器、传感器等器件,例如通过将两根波导靠近,倏逝波的重叠可以实现光功率的定向耦合。
| 参数 | 硅/二氧化硅界面 | 硅/空气界面 | 工程影响 |
|---|---|---|---|
| 折射率差 Δn | ≈ 2.03 | ≈ 2.48 | Δn 越大,模式限制越强 |
| 临界角 θc | ≈ 24.6° | ≈ 16.7° | 临界角越小,弯曲损耗越低 |
| 倏逝波穿透深度 | ≈ 100-200 nm | ≈ 50-100 nm | 影响耦合器设计与传感灵敏度 |
| 弯曲半径(可接受损耗) | ≈ 3-5 μm | ≈ 2-3 μm | 决定芯片集成密度 |
风险提示:在波导弯曲处,全反射条件可能被破坏。因为弯曲外侧的入射角会减小,当弯曲半径过小时,部分光会泄漏到包层中,形成弯曲辐射损耗。设计时应根据目标损耗预算选择最小弯曲半径,通常硅波导的弯曲半径不宜小于 3 μm。
2.3 平板波导与脊形波导结构
平板波导(Slab Waveguide)是最简单的波导结构,由三层均匀介质组成:芯层夹在上下包层之间。在硅光工艺中,典型的平板波导是 SOI(Silicon-on-Insulator)晶圆上的硅顶层(器件层)与埋氧层(BOX)及空气上包层构成的结构。平板波导仅在垂直方向(厚度方向)上限制光,而在水平方向上光可以自由扩展。因此,平板波导通常不作为实际器件的传输线,而是作为理解波导理论的基础模型,以及构成脊形波导的组成部分。
脊形波导(Ridge Waveguide)是在平板波导的基础上,通过刻蚀在芯层上形成一条凸起的脊条。脊条区域的有效折射率高于两侧平板区域,从而在水平方向上也形成全反射条件,实现对光的二维限制。脊形波导是硅光芯片中最常用的波导结构,其几何参数包括:脊宽 w、脊高 h、平板层剩余厚度 t(或刻蚀深度)。这些参数直接决定了波导的模式特性、损耗和色散。
设计要点:脊形波导的设计通常遵循以下步骤:首先根据工作波长(如 1310 nm 或 1550 nm)选择 SOI 晶圆的顶层硅厚度(常见为 220 nm);然后确定刻蚀深度(通常为 70-150 nm,部分刻蚀或完全刻蚀);最后根据单模条件选择脊宽(典型值 400-500 nm)。完全刻蚀(刻穿硅层)的波导称为通道波导(Channel Waveguide),其模式限制最强,但侧壁损耗也最大;部分刻蚀的脊形波导损耗较低,但模式面积较大。
从制造工艺角度看,脊形波导的刻蚀深度均匀性对器件性能影响显著。如果刻蚀深度偏差超过 ±10 nm,会导致波导有效折射率变化,进而引起相位误差。对于需要精确相位控制的器件(如 MZI 干涉仪、阵列波导光栅),这种偏差可能造成中心波长漂移。因此,在版图设计时,应尽量保持刻蚀密度均匀,避免因负载效应导致局部刻蚀速率差异。
2.4 模式概念:从麦克斯韦方程到本征模
模式(Mode)是波导中光场能够稳定传输的特定空间分布。从电磁理论角度看,模式是满足麦克斯韦方程组和边界条件的本征解。每个模式具有特定的传播常数 β、有效折射率 n_eff = β/k₀(k₀ 为真空波数)和横向场分布。波导中能够支持的模式数量取决于归一化频率 V 参数:
V = (2π/λ) · a · √(n₁² - n₂²)
其中 a 为芯层半厚度(或等效半宽度),λ 为真空波长。当 V < π/2 时,波导仅支持基模(TE₀ 或 TM₀),称为单模波导;当 V 增大时,高阶模式逐渐出现。在硅光设计中,单模条件至关重要,因为多模传输会导致模式色散和干涉,严重影响信号质量。
对于脊形波导,模式分析通常采用有效折射率法(EIM)或数值方法(如 FDTD、FEM)。有效折射率法将二维波导问题分解为两个一维问题:首先求解垂直方向的平板波导模式,得到有效折射率 n_eff_vertical;然后将该值作为水平方向平板波导的芯层折射率,再次求解水平方向的模式。这种方法计算速度快,适合初步设计,但在折射率差较大或波导截面非矩形时精度有限。
| 模式类型 | 偏振方向 | 典型应用 | 注意事项 |
|---|---|---|---|
| TE₀(基模) | 电场平行于芯片表面 | 高速调制器、低损耗传输 | 对侧壁粗糙度敏感 |
| TM₀(基模) | 电场垂直于芯片表面 | 偏振分束器、特定传感器 | 对顶/底界面粗糙度敏感 |
| 高阶模(TE₁/TM₁) | — | 模式复用(MDM) | 需精确控制波导宽度 |
2.5 案例拆解:单模脊形波导的设计与验证
假设我们需要在 1550 nm 工作波长下设计一根单模脊形波导,使用标准 SOI 晶圆(顶层硅 220 nm,BOX 2 μm)。设计目标为:传输损耗 < 2 dB/cm,弯曲半径 5 μm 时弯曲损耗 < 0.1 dB/90°。
初始参数选择:根据单模条件,脊宽 w 应控制在 400-500 nm 之间。我们选择 w = 450 nm,刻蚀深度 h_etch = 70 nm(即剩余平板层厚度 t = 150 nm)。使用有效折射率法计算:垂直方向(220 nm 硅层,上下包层分别为空气和 SiO₂)的 TE₀ 模式有效折射率约为 2.55;水平方向(脊宽 450 nm,两侧为平板区域有效折射率约 2.45)的 TE₀ 模式有效折射率约为 2.52。
仿真验证:使用 FDTD 软件进行三维仿真,设置仿真区域为 3 μm × 3 μm × 10 μm,网格精度 5 nm。仿真结果显示:基模有效折射率 n_eff = 2.518,与解析估算接近;模式面积约为 0.15 μm²,限制因子约 0.85。进一步仿真弯曲波导(半径 5 μm),得到弯曲损耗约 0.06 dB/90°,满足设计目标。
工艺容差分析:考虑到实际工艺中脊宽可能偏差 ±20 nm,刻蚀深度偏差 ±10 nm,我们进行了参数扫描。结果表明:脊宽每增加 10 nm,n_eff 增加约 0.003;刻蚀深度每增加 10 nm,n_eff 减小约 0.005。在极端偏差组合下(w = 470 nm, h_etch = 80 nm),波导仍保持单模,但弯曲损耗增加到 0.12 dB/90°,仍在可接受范围内。
复盘经验:设计波导时,不要只关注标称参数下的性能,务必进行工艺容差分析。建议在版图中加入不同脊宽(如 420/440/460/480 nm)的测试结构,以便流片后筛选最优工艺条件。此外,对于弯曲波导,建议在弯曲处适当加宽脊宽(如增加 20-30 nm),以补偿弯曲导致的模式失配。
2.6 常见误区与设计总结
在光波导设计中,初学者常犯以下错误:一是将平板波导与脊形波导混为一谈,忽略了水平方向的限制条件;二是认为折射率差越大越好,没有意识到高 Δn 带来的散射损耗和偏振相关性问题;三是在多模干涉(MMI)器件中,没有精确控制波导宽度,导致模式激发比例偏离设计值;四是忽视倏逝波的影响,在波导上方或侧边放置金属或高掺杂区域,造成额外吸收损耗。
工程提醒:在硅光芯片布局中,波导与有源区(如调制器掺杂区)之间应保持足够距离(通常 > 2 μm),避免自由载流子吸收损耗。同时,波导交叉处应使用双层波导结构或模式转换器,以减少交叉串扰。