2、硅光子基础：光波导、模式、折射率、损耗、耦合等基本概念与术语

硅光子学的核心任务，是将原本在自由空间或光纤中传输的光信号，约束在微米尺度的硅基波导结构中，并完成产生、调制、路由、探测等一系列操作。要理解片内与片间光互连架构，首先必须建立一套关于“光如何被约束、如何传播、如何损失、如何交接”的物理图像。本章从光波导的导光机理出发，系统梳理模式、折射率、损耗与耦合这四大基础概念，为后续讨论调制器、探测器及互连拓扑奠定语言基础。

上图勾勒了硅光子基础概念之间的内在关系：折射率差决定了光场约束能力，约束能力决定了模式数量与尺寸，模式特性又直接影响损耗与耦合方案。下面逐一展开这些核心概念。

2.1 光波导与折射率：光如何被“锁”在硅中

2.1.1 核心原理：全内反射与倏逝波

硅光子最常用的平台是SOI（Silicon-on-Insulator），其顶层硅（厚度典型220nm）作为波导芯层，埋氧层（BOX，SiO₂，厚度典型2μm）和上包层（空气或SiO₂）作为包层。由于硅在通信波段（1310nm/1550nm）的折射率约为3.48，而SiO₂约为1.44，折射率差Δn高达2.04，这为强光场约束提供了物理基础。

当光从高折射率介质（硅）射向低折射率介质（SiO₂）且入射角大于临界角时，发生全内反射（TIR）。光能量被限制在硅芯层内沿纵向传播。但值得注意的是，在界面处并非完全没有光场——存在一个沿横向指数衰减的倏逝波（Evanescent Wave），其穿透深度约为λ/2量级。这个倏逝波虽然不携带纵向功率，但它是设计耦合器、调制器、传感器的重要物理通道。

2.1.2 判断方法：单模条件与截面设计

对于矩形截面波导，单模条件由归一化频率V参数近似决定：

V = (2π/λ) · a · √(n_core² - n_clad²)

其中a为波导半宽（或等效半径）。当V < 2.405时，波导仅支持基模。对于SOI平台，220nm顶层硅厚度下，宽度在400~500nm范围内可实现1550nm波段的单模传输。若宽度超过600nm，则会出现高阶横模（TE₁、TM₁等），导致模式色散和耦合复杂度上升。

实际工程中，常通过扫描电子显微镜（SEM）截面测量和近场光斑分析来验证波导是否单模。设计阶段则使用有限差分法（FDFD）或有限元法（FEM）仿真软件（如Lumerical MODE、COMSOL）计算模式分布。

2.1.3 案例拆解：脊波导与条波导的选择

在硅光芯片中，常见两种波导形态：条波导（Strip Waveguide）和脊波导（Rib Waveguide）。条波导是矩形全刻蚀结构，光场约束最强，弯曲半径可小至3~5μm，但侧壁散射损耗相对较高。脊波导则保留部分硅层（如70nm slab），光场约束稍弱，但能有效降低侧壁粗糙度的影响，且便于制作PN结调制器。

实际项目中，无源布线区域常采用条波导以减小面积，而有源调制区域则切换为脊波导。这种混合设计需要在两种波导之间设计模式转换器（taper），以避免过渡损耗。

2.2 模式：光场的“驻波形态”

2.2.1 核心原理：模式是麦克斯韦方程组的本征解

模式（Mode）是光在波导中传播时满足边界条件的稳定场分布。每个模式具有特定的空间分布、传播常数β和有效折射率n_eff。对于硅波导，最基本的是TE模式（电场主要垂直于传播方向且平行于芯片表面）和TM模式（电场主要垂直于芯片表面）。

TE₀基模是绝大多数硅光器件的首选工作模式，因为其光场约束最强、弯曲损耗最小、与光纤模场匹配度相对较好。高阶模式（TE₁、TE₂等）通常需要避免，因为它们会导致多模干涉、信号失真和耦合效率下降。

2.2.2 判断方法：模式截止与模式杂散

判断波导是否支持高阶模，可通过仿真扫描模式有效折射率：若某个模式的n_eff低于包层折射率（1.44），则该模式截止（无法传播）。在设计中，应确保目标波长下仅TE₀和TM₀存在，且TM₀的n_eff尽量远离TE₀，以减少偏振串扰。

模式杂散（Mode Hopping）是实际芯片中常见问题：波导宽度因工艺偏差变化，导致原本截止的高阶模突然变为导模，造成模式跳变和功率波动。因此，设计时需留出工艺容差（通常±20nm宽度变化）下的单模裕量。

2.2.3 实战场景：模式转换器的必要性

当光从光纤（模场直径约10μm）进入硅波导（模场直径约0.5μm）时，存在巨大的模式失配。若直接对接，反射损耗和散射损耗可高达20~30dB。解决方案是采用倒锥形模式转换器（Inverse Taper）：将硅波导宽度从450nm逐渐收窄至80~100nm，使光场逐步扩展到SiO₂包层中，从而与光纤模场匹配。这种结构可将耦合损耗降至1~2dB/端面。

2.3 损耗：从“dB/cm”到“dB/拐弯”

2.3.1 核心原理：四大损耗机制

硅波导的传输损耗主要来自四个方面：

• 侧壁散射损耗：由刻蚀工艺造成的侧壁粗糙度引起，是主要损耗源。粗糙度均方根（RMS）每增加1nm，损耗可能增加0.5~1 dB/cm。
• 材料吸收损耗：硅本征吸收在1550nm波段极低（<0.1 dB/cm），但掺杂（如PN结调制器的P/N掺杂）会引入自由载流子吸收，典型增加0.5~2 dB/cm。
• 弯曲损耗：弯曲半径越小，辐射损耗越大。对于450nm宽条波导，R=5μm时弯曲损耗约0.1 dB/90°，R=3μm时可能升至1 dB/90°。
• 衬底泄漏损耗：BOX层厚度不足时，倏逝波可能穿透到硅衬底。220nm SOI的BOX厚度2μm时，泄漏损耗可忽略；若BOX减至1μm，泄漏损耗可达0.5 dB/cm。

2.3.2 判断方法：截断法测量损耗

工程上常用截断法（Cut-back Method）测量波导损耗：制备一系列不同长度（如0.5cm、1cm、2cm、4cm）的相同波导，测量各波导的插入损耗，拟合损耗-长度曲线的斜率即为单位长度损耗（dB/cm）。该方法排除了耦合损耗的影响，但需要保证各波导的端面耦合条件一致。

插入损耗(dB) = 耦合损耗(dB) × 2 + 传输损耗(dB/cm) × 长度(cm)

通过线性拟合，截距为2倍耦合损耗，斜率为传输损耗。

2.3.3 案例拆解：高速调制器区域的损耗预算

以一款25Gbaud硅光MZM调制器为例，其光路包含：输入光栅耦合器（损耗1.5dB）、1×2分束器（0.5dB）、两臂各2mm PN结调制波导（掺杂吸收损耗2dB/cm × 0.2cm = 0.4dB）、2×1合束器（0.5dB）、输出光栅耦合器（1.5dB）。总插入损耗约4.4dB。若再计入弯曲波导（4个90°弯，每个0.1dB）和taper（2个，每个0.2dB），总损耗约5.2dB。

这个案例说明，损耗预算必须逐段累加。对于片间光互连，链路预算通常要求总损耗小于10dB（考虑接收灵敏度），因此每一分贝都需精打细算。

2.4 耦合：光如何进出硅光芯片

2.4.1 核心原理：三大耦合方案

硅光芯片与光纤或自由空间光的耦合主要有三种方式：

1. 光栅耦合器（Grating Coupler）：在波导表面刻蚀周期性光栅，利用布拉格衍射条件将垂直或近垂直入射的光耦合进波导。优点是耦合位置灵活、便于晶圆级测试；缺点是带宽较窄（典型30~60nm）且耦合效率受波长和偏振影响大。
2. 边缘耦合器（Edge Coupler）：在芯片端面通过倒锥或悬空波导实现与光纤的端面耦合。优点是带宽大、偏振无关、耦合效率高（可达90%以上）；缺点是需要精确的端面抛光或刻蚀，且耦合位置固定。
3. 倏逝波耦合（Evanescent Coupler）：通过两根波导的近距离（亚微米间隙）实现光场转移，用于芯片内部器件间的耦合（如定向耦合器、微环谐振器）。

2.4.2 判断方法：耦合效率与模式匹配

耦合效率取决于光源模场与波导模场的重叠积分。对于光栅耦合器，需满足相位匹配条件：

k₀·n_eff = k₀·n_air·sinθ + 2π/Λ

其中Λ为光栅周期，θ为入射角。通过调整Λ和θ，可优化特定波长的耦合效率。对于边缘耦合器，则需确保光纤模场直径与波导输出模场直径匹配，通常通过倒锥长度控制模场扩展程度。

2.4.3 案例拆解：光栅耦合器的设计与优化

某项目需要设计1550nm中心波长的光栅耦合器，目标耦合效率大于60%（即损耗<2.2dB）。初始设计采用均匀光栅，周期Λ=630nm，占空比50%，刻蚀深度70nm，仿真效率仅45%。分析发现，均匀光栅的向上辐射和向下辐射对称，导致一半光功率泄漏到衬底。

优化方案：采用闪耀光栅（Blazed Grating）设计，通过非对称刻蚀或双层光栅结构，将向下辐射的功率重新反射向上，与向上辐射干涉相长。同时，在BOX下方增加分布式布拉格反射器（DBR）或金属反射层。优化后仿真效率达到68%，实测效率65%，满足链路预算要求。

该案例的启示：光栅耦合器的效率优化需要同时考虑光栅形状、刻蚀深度、包层厚度和底部反射层，单一参数优化难以突破50%的瓶颈。

2.5 常见误区与设计复盘

总结本章：硅光子基础概念的核心是理解“折射率差→模式约束→损耗机制→耦合方案”这条逻辑链。在实际设计中，没有最优的波导结构，只有针对具体应用场景的折中方案。例如，追求低损耗时选择脊波导和大弯曲半径，追求高集成度时选择条波导和小弯曲半径，追求高耦合效率时选择边缘耦合器而非光栅耦合器。掌握这些权衡关系，是后续设计调制器、开关阵列和互连架构的前提。