4、XY2-100协议详解：协议帧格式、数据编码、时序要求、典型硬件连接

XY2-100协议是激光振镜控制领域应用最广泛的高速数字接口协议之一，由德国Scanlab公司提出并开放，现已成为行业事实标准。几乎所有主流振镜驱动器（如CTI、Cambridge Technology、Scanlab等）均原生支持该协议。与模拟信号（±10V）控制方式相比，XY2-100采用全数字差分传输，具备抗干扰能力强、传输距离远、位置分辨率高、支持双向状态反馈等显著优势。本章将从协议帧结构、数据编码规则、时序约束以及硬件连接四个维度进行深度拆解，帮助工程师在选型和系统集成时建立完整的协议认知框架。

上图展示了XY2-100协议在典型激光加工系统中的完整信号链路。主控单元（FPGA或运动控制卡）生成10MHz基准时钟，将20位位置数据按协议格式编码后，通过差分线对发送至振镜驱动器；驱动器完成协议解析、DAC转换和电机驱动；状态信号（如位置反馈、报警信息）则通过独立的差分回传通道返回主控。整个链路中，时钟线、数据线、同步线必须严格遵循时序约束，终端匹配电阻的位置和阻值直接影响信号完整性。

4.1 协议帧格式与位定义

XY2-100协议采用固定帧长结构，每个通道（X轴或Y轴）每帧包含24个时钟周期，其中前20位为位置数据，后4位为控制/状态位。数据在CLOCK上升沿由驱动器锁存，MSB（最高位）优先传输。位置数据采用二进制补码格式，20位分辨率对应振镜机械行程的±32768个量化单位（实际有效位通常为16位，高4位为符号扩展或保留位）。

位序号	名称	功能说明	典型值/范围
1~20	CHANNEL数据位	位置指令（二进制补码）	-32768 ~ +32767
21	SYNC	帧同步信号，低电平有效	至少持续2个时钟周期
22	BLANK	激光器使能控制	1=开光，0=关光
23	RESERVED	保留位，通常置0	0
24	PARITY	奇偶校验位（偶校验）	根据前23位计算

需要特别注意的是，SYNC信号并非每帧必须出现，而是由主控在需要时插入。驱动器通过检测SYNC低电平来复位内部位计数器，从而保证帧同步。如果连续多帧不发送SYNC，驱动器将无法正确判断帧边界，导致数据错位。因此，工程上通常建议每帧都发送SYNC，或者在固定间隔（如每100帧）强制插入一次。

4.2 数据编码与校验机制

位置数据采用二进制补码编码，20位数据中，最高位（bit19）为符号位。当振镜处于机械零位时，数据应为0x00000；正向最大行程对应0x7FFFF（约+32767），负向最大行程对应0x80000（约-32768）。实际应用中，振镜驱动器的DAC分辨率通常为16位，因此低4位常被忽略或作为微调精度使用。

奇偶校验位（PARITY）的计算规则为：对前23位（20位数据 + SYNC + BLANK + RESERVED）进行异或运算，若结果为0则PARITY置1，若结果为1则PARITY置0，即保证整帧24位中“1”的个数为偶数。驱动器在接收端会重新计算校验位并与接收到的PARITY位比较，不一致时触发报警。

// 伪代码：偶校验生成
parity = 0;
for (i = 0; i < 23; i++) {
    parity ^= (frame >> i) & 0x01;
}
frame |= (parity << 23);  // 写入第24位

这种校验机制只能检测奇数个位错误，无法纠正错误。对于要求更高的应用场景，建议在更高层级（如应用层）增加CRC校验或重传机制。但需要权衡的是，任何重传机制都会增加延迟，可能影响振镜动态性能。

4.3 时序要求与信号完整性

XY2-100协议的时序参数是保证系统稳定运行的关键。CLOCK频率标准为10MHz，允许偏差±0.1%。数据线（CHANNEL）必须在CLOCK上升沿前至少20ns建立稳定电平，并在上升沿后保持至少20ns。SYNC信号同样需要在CLOCK上升沿前建立，且低电平持续时间不得少于2个时钟周期（200ns）。

• 建立时间（t_su）：数据在时钟上升沿前必须稳定的最小时间，典型值≥20ns
• 保持时间（t_h）：数据在时钟上升沿后必须保持的最小时间，典型值≥20ns
• SYNC脉宽：低电平持续时间≥2个时钟周期，推荐3~4个周期以确保可靠检测
• 帧间隔：连续两帧之间无需额外间隔，但建议预留至少1个时钟周期的空闲时间

在硬件设计上，差分信号线对必须采用双绞线或等长PCB走线，特性阻抗控制在100Ω±10%。驱动器端需在差分接收器附近放置100Ω终端匹配电阻，以消除反射。对于超过2米的传输距离，建议使用屏蔽双绞线，并将屏蔽层单端接地（通常在驱动器侧接地）。

4.4 典型硬件连接与接口定义

XY2-100协议在物理层采用RS-485标准差分信号，常用连接器为DB-15或DB-25。以Scanlab振镜驱动器为例，其XY2-100接口定义如下：

引脚号	信号名称	方向	说明
1	X_CLOCK+	输入	X轴时钟正端
2	X_CLOCK-	输入	X轴时钟负端
3	X_SYNC+	输入	X轴同步正端
4	X_SYNC-	输入	X轴同步负端
5	X_CHANNEL+	输入	X轴数据正端
6	X_CHANNEL-	输入	X轴数据负端
7	Y_CLOCK+	输入	Y轴时钟正端
8	Y_CLOCK-	输入	Y轴时钟负端
9	Y_SYNC+	输入	Y轴同步正端
10	Y_SYNC-	输入	Y轴同步负端
11	Y_CHANNEL+	输入	Y轴数据正端
12	Y_CHANNEL-	输入	Y轴数据负端
13	X_STATUS+	输出	X轴状态正端
14	X_STATUS-	输出	X轴状态负端
15	GND	-	信号地

X轴和Y轴共用同一CLOCK和SYNC信号，但CHANNEL数据线独立。这意味着主控只需生成一对时钟和同步信号，即可同时驱动X/Y两个通道，但需要将X和Y的位置数据分别打包，并在各自通道上按帧发送。部分驱动器支持将X_STATUS和Y_STATUS合并为一个差分对，通过时分复用方式回传状态信息。

4.5 实战案例：FPGA实现XY2-100主控接口

某激光打标设备厂商需要升级其运动控制卡，要求将振镜控制从模拟接口切换为XY2-100数字接口，以提升打标精度和速度。原系统采用±10V模拟控制，位置分辨率受限于DAC位数（16位），且模拟信号易受电机驱动干扰。新系统要求：位置更新速率≥100kHz，位置分辨率≥18位，传输距离≥3米。

方案设计：选用Xilinx Artix-7 FPGA作为主控，利用其内部PLL生成10MHz基准时钟。FPGA逻辑实现以下功能模块：

1. 位置数据FIFO：接收上位机通过PCIe接口下发的位置指令，缓存深度1K×20bit
2. 帧打包模块：每时钟周期从FIFO读取一个20位数据，拼接SYNC、BLANK、RESERVED和PARITY位，形成24位帧
3. 并串转换：将24位帧按MSB-first顺序移位输出，同时生成10MHz时钟
4. 差分输出：通过FPGA的LVDS或RS-485收发器输出差分信号

调试过程与问题：首次上电测试时，振镜出现随机抖动。使用示波器测量X_CHANNEL差分信号，发现数据建立时间仅约12ns，低于协议要求的20ns。进一步分析发现，FPGA内部逻辑延迟导致数据在时钟上升沿附近变化。解决方案是在FPGA内部对数据路径增加一级寄存器打拍，确保数据在时钟上升沿前至少25ns稳定。修改后抖动现象消失。

性能对比：切换至XY2-100协议后，打标速度从模拟模式的3m/s提升至5m/s，位置重复精度从±50μm提升至±10μm。由于数字信号抗干扰能力强，设备在车间电磁环境下运行一周未出现位置漂移。

4.6 常见误区与选型建议

在XY2-100协议的实际应用中，工程师常陷入以下误区：

• 误区一：认为SYNC信号可以省略。部分驱动器在连续接收数据时确实能自动同步，但一旦发生位错误或干扰，缺少SYNC将导致永久性错位，必须重新上电才能恢复。
• 误区二：忽略时钟抖动。10MHz时钟的抖动应控制在±1ns以内，过大的抖动会直接导致数据采样错误。使用FPGA的PLL/DLL生成时钟时，应选择低抖动配置。
• 误区三：将X和Y的CLOCK分开生成。虽然协议允许X/Y独立时钟，但工程上强烈建议共享同一时钟源，以保证两轴同步精度。
• 误区四：忽视状态回传信号。X_STATUS/Y_STATUS不仅包含位置反馈，还包含驱动器温度、过流、跟踪误差等报警信息。在高端应用中，这些状态信号是预测性维护的重要数据来源。

在振镜驱动器选型时，除了关注协议支持外，还应重点考察：驱动器的最大位置更新率（通常为100kHz~200kHz）、DAC位数（16位或18位）、以及是否支持XY2-100的扩展模式（如增加第三通道用于Z轴或激光控制）。对于超高速应用（如振镜扫描速度>10m/s），建议选择支持200kHz更新率的驱动器，并配合低延迟的FPGA主控。