3、I2C总线基础：I2C协议时序、地址映射、多从设备访问、速率与上拉电阻设计

I2C（Inter-Integrated Circuit）总线是光模块固件开发中最基础也最关键的物理层通信接口。无论是SFF-8472定义的A0h/A2h地址映射，还是SFF-8636中高页（High Page）与低页（Low Page）的切换机制，底层都依赖I2C协议的正确实现。本章从协议时序出发，逐步深入到地址映射、多从设备访问策略以及上拉电阻的工程计算，帮助开发者建立从示波器波形到固件代码的完整对应关系。

3.1 I2C协议时序与信号完整性

核心原理：从START到STOP的完整字节传输

I2C总线由两根线组成：串行数据线SDA和串行时钟线SCL。所有通信以START条件开始（SCL为高时SDA产生下降沿），以STOP条件结束（SCL为高时SDA产生上升沿）。每个字节传输8位数据，高位先行，第9个时钟周期为ACK/NACK位。光模块固件开发中，最常见的错误之一就是时序不满足从设备的建立时间（tSU;DAT）和保持时间（tHD;DAT）要求，导致偶发性的寄存器读写失败。

判断方法：用示波器抓取关键时序参数

在调试光模块I2C通信时，建议使用以下步骤定位时序问题：

1. 检查START/STOP条件：确认SDA在SCL高电平期间的跳变是否干净，是否存在毛刺。
2. 测量SCL频率：实际频率不应超过从设备规格书标称值（SFF-8472通常要求400kHz以内）。
3. 验证ACK时序：第9个时钟周期内SDA是否被从设备拉低，若为高则说明从设备未响应。
4. 检查建立/保持时间：SDA数据变化必须发生在SCL低电平期间，且满足tSU;DAT ≥ 100ns（快速模式）。

案例拆解：SFF-8472 A0h地址读取温度寄存器

以读取SFF-8472内部温度寄存器（地址0x00）为例，完整时序如下：

主机发送: START + 0xA0 (写) → 从设备ACK
主机发送: 0x00 (寄存器地址) → 从设备ACK
主机发送: START + 0xA1 (读) → 从设备ACK
从设备发送: 0x1A (温度高字节) → 主机ACK
从设备发送: 0x8C (温度低字节) → 主机NACK
主机发送: STOP

注意读操作需要重复START（Sr）条件，这是I2C协议中容易遗漏的细节。若省略重复START，从设备会认为主机仍在写模式，导致读回错误数据。

常见误区与总结

• 误区1：认为I2C速率越高越好。实际上光模块内部EEPROM的写周期时间（tWR）通常为5ms，频繁写入时需考虑此限制。
• 误区2：忽略时钟延展（Clock Stretching）。部分光模块DAC在内部处理时会拉低SCL，主机必须支持此机制。
• 误区3：未处理NACK后的恢复流程。当从设备忙或地址错误时，主机应发送STOP并重试，而非继续发送数据。

3.2 地址映射：A0h/A2h与高页/低页机制

核心原理：SFF-8472与SFF-8636的地址空间差异

SFF-8472定义了A0h和A2h两个7位从设备地址（实际8位地址分别为0xA0/0xA1和0xA2/0xA3）。A0h映射到低页（Lower Page，地址0x00-0x7F），包含基块（Base Block）和扩展块（Extended Block）。A2h映射到高页（Upper Page，地址0x80-0xFF），包含告警阈值、校准常数等。SFF-8636在此基础上增加了页选择机制：通过A2h地址的0x7F寄存器写入页号，实现多页（Page 00h-03h）切换。

操作流程：固件中实现页切换

在SFF-8636固件实现中，读取高页数据需要两步操作：

1. 向A2h地址的0x7F寄存器写入目标页号（如0x01表示Page 01h）。
2. 从A2h地址的0x80-0xFF范围读取对应页的数据。

案例拆解：QSFP+读取诊断寄存器

假设需要读取QSFP+的Tx功率（位于Page 02h的0x56-0x57地址）：

// 伪代码示例
i2c_write(A2h, 0x7F, 0x02);  // 切换到Page 02h
uint16_t tx_power = i2c_read_16bit(A2h, 0x56);  // 读取Tx功率
i2c_write(A2h, 0x7F, 0x00);  // 恢复Page 00h

此案例中，若省略最后的页恢复操作，后续访问A2h低地址（0x80以下）将得到错误数据。实际项目中曾因页未恢复导致告警阈值读取异常，引发误报。

常见误区与总结

• 误区1：混淆A0h和A2h的地址范围。A0h只能访问0x00-0x7F，A2h访问0x80-0xFF（含页选择寄存器）。
• 误区2：忽略SFF-8636的Flat Memory模式。部分模块支持将高页数据直接映射到A0h的0x80-0xFF，但需在模块初始化时确认。
• 误区3：页切换后未考虑时序延迟。部分模块页切换需要数十微秒稳定时间，需在固件中加入延时。

3.3 多从设备访问与总线仲裁

核心原理：I2C总线的多设备共享机制

I2C总线支持多个从设备共享同一对SDA/SCL线，通过7位地址区分。光模块系统中，主控板上可能同时挂载多个光模块、EEPROM、温度传感器等设备。总线仲裁发生在主机层面：当两个主机同时发起通信时，SDA线的"线与"特性决定优先级。但在光模块固件中，通常只有一个主机（MCU/FPGA），因此重点在于地址冲突避免和访问时序管理。

判断方法：地址冲突检测

在系统初始化阶段，建议执行以下步骤：

1. 枚举所有可能的从设备地址（0x00-0x7F），发送读请求并检测ACK。
2. 记录所有有响应的地址，与硬件设计文档比对。
3. 若发现意外地址，检查硬件地址线（A0/A1/A2）的上下拉配置。

案例拆解：多光模块轮询调度

考虑一个4端口QSFP28系统，每个端口需要每100ms读取一次温度、电压、Tx/Rx功率。若所有模块挂在同一I2C总线上（通过MUX切换），则：

此案例说明，即使所有模块共享总线，只要合理调度，仍能满足实时性要求。关键在于避免在I2C总线上执行耗时操作（如写EEPROM），并采用DMA或中断方式减少CPU阻塞。

常见误区与总结

• 误区1：认为I2C总线上的设备越多越好。实际上总线电容会随设备数量增加而增大，导致上升沿变缓，限制速率。
• 误区2：忽略MUX本身的地址冲突。多个MUX级联时，需仔细规划子通道地址。
• 误区3：在中断服务函数中执行I2C读写。I2C通信耗时较长，应使用工作队列或任务调度。

3.4 速率选择与上拉电阻设计

核心原理：RC时间常数与最大速率的关系

I2C总线的上升时间由总线上拉电阻Rp和总线电容Cbus决定：tR ≈ 0.8473 × Rp × Cbus。I2C规范对上升时间有明确要求：标准模式最大1000ns，快速模式最大300ns，快速模式+最大120ns。光模块应用中，总线电容通常来自PCB走线、连接器、ESD保护器件和从设备引脚，典型值为50-200pF。

计算方法：上拉电阻的上下限

上拉电阻的最小值受灌电流限制：Rp(min) = (VCC - VOL(max)) / IOL(max)。以VCC=3.3V、VOL=0.4V、IOL=3mA为例：

Rp(min) = (3.3 - 0.4) / 0.003 = 966Ω ≈ 1kΩ

上拉电阻的最大值由上升时间决定：Rp(max) = tR(max) / (0.8473 × Cbus)。若Cbus=100pF、快速模式tR=300ns：

Rp(max) = 300ns / (0.8473 × 100pF) = 3.54kΩ

因此，对于400kHz快速模式，推荐Rp在2.2kΩ-3.3kΩ之间。若总线电容增大至200pF，则Rp(max)降至1.77kΩ，此时需考虑使用1.5kΩ或更低阻值。

案例拆解：400kHz总线上升沿优化

某项目在调试SFP+光模块时，发现I2C通信偶发失败。示波器测量SCL上升沿约450ns，超过快速模式300ns的要求。分析过程：

1. 测量总线电容：断开所有设备，用LCR表测得Cbus=180pF。
2. 计算所需Rp：Rp(max) = 300ns / (0.8473 × 180pF) ≈ 1.97kΩ。
3. 原设计使用4.7kΩ上拉，明显偏大。
4. 将上拉电阻改为1.8kΩ，上升沿降至约280ns，通信恢复正常。

此案例说明，上拉电阻的选择必须基于实际总线电容测量，而非照搬参考设计。同时，更换电阻后需重新验证低电平电压（VOL）是否满足规范。

常见误区与总结

• 误区1：所有I2C速率都使用相同上拉电阻。应根据实际速率和总线电容分别计算。
• 误区2：忽略上拉电阻的功耗。在3.3V下，1kΩ电阻的静态电流约3.3mA，多路总线时功耗可观。
• 误区3：未考虑电平转换。若主控为1.8V I/O而光模块为3.3V，需使用电平转换芯片（如TXS0102），而非简单分压。