3、波导基础：平板波导与脊形波导的结构、模式理论、单模条件与损耗机制
光子集成芯片（PIC）的物理本质是“将光约束在微米尺度的介质结构中并控制其传播”。在所有构成PIC的基本单元中，波导是最底层、最核心的传输载体——无论是调制器、探测器、激光器还是无源分束器件，都必须通过波导实现光信号的输入、输出与互连。理解波导的结构类型、模式特性、单模设计准则与损耗来源，是进入光子集成领域的“第一道门槛”。本章聚焦两种最基础且工程应用最广泛的波导结构：平板波导（Slab Waveguide）与脊形波导（Ridge Waveguide），从电磁场理论出发，建立模式分析框架，并给出可落地的设计判据与损耗控制方法。
3.1 平板波导：三层介质中的一维光约束
3.1.1 核心原理：全内反射与导模条件
平板波导是最简单的光波导结构，由三层均匀介质构成：折射率较高的芯层（n₁）夹在折射率较低的包层（n₂）与衬底（n₃）之间。光在芯层中传播时，当入射角大于临界角θ_c = arcsin(n₂/n₁)，在上下两个界面发生全内反射（TIR），光被限制在芯层内沿z方向传播。然而，全内反射只是导模存在的必要条件，而非充分条件——光在上下界面往返一次后，横向相位积累必须满足横向谐振条件：
2·k₀·d·√(n₁² - N²) - φ₂ - φ₃ = 2mπ (m = 0, 1, 2, ...)其中k₀ = 2π/λ₀为真空波数，d为芯层厚度，N = β/k₀为有效折射率，φ₂和φ₃分别为上下界面的Goos-Hänchen相移。该方程称为本征值方程，其解对应离散的导模。每个模式具有特定的有效折射率N_m，且满足n₂ < N_m < n₁。当m=0时对应基模（TE₀或TM₀），m越大模式阶数越高。
3.1.2 模式特性与截止条件
平板波导的模式具有以下关键特性：
- 模式正交性：不同阶模式在横向正交，能量互不耦合（理想无扰动情况下）；
- 截止厚度：对于非对称波导（n₂ ≠ n₃），基模也存在截止厚度d_c = (λ₀/2π)·(1/√(n₁²-n₂²))·arctan(√(n₂²-n₃²)/√(n₁²-n₂²))；对于对称波导（n₂ = n₃），基模永不截止；
- 有效折射率：N_m随d增大而增大，趋近于n₁；随d减小而减小，趋近于n₂；
- 场分布：基模场在芯层内呈余弦分布，在包层中指数衰减，衰减系数α_clad = k₀√(N² - n₂²)。
设计要点：在硅光子平台（SOI，n₁=3.48，n₂=1.44@1550nm）中，对称性被打破——衬底为SiO₂（n=1.44），上包层为空气或SiO₂。若上包层为空气（n=1.0），基模截止厚度约为120nm；若上包层为SiO₂，则基模永不截止。因此，实际设计中通常选择220nm或250nm的硅芯层厚度，确保在1550nm波段单模工作且对衬底泄漏足够小。
3.1.3 单模条件：V参数与厚度判据
平板波导的单模条件可以用归一化频率V参数统一描述：
V = k₀·d·√(n₁² - n₂²)对于对称金属平板波导，单模条件为V < π；对于介质平板波导，考虑到Goos-Hänchen相移，单模条件近似为V < π/2（对称）或更严格（非对称）。工程上更常用的判据是：
| 波导类型 | 单模厚度条件（TE₀） | 典型值（λ=1550nm, SOI） |
|---|---|---|
| 对称波导（n₂=n₃） | d < λ₀/(2√(n₁²-n₂²)) | d < 250nm（SiO₂上下包层） |
| 非对称波导（n₂≠n₃） | d < λ₀/(2π√(n₁²-n₂²))·(π - arctan(√(n₂²-n₃²)/√(n₁²-n₂²))) | d < 210nm（上空气/SiO₂下） |
常见误区：初学者常误以为“芯层越薄，模式越少”，但实际中当厚度过薄时，模式的有效折射率接近包层折射率，模场大量泄漏到包层中，导致弯曲损耗急剧增大。单模设计不是“越薄越好”，而是在满足单模条件下尽量选择较厚芯层以降低损耗。
3.2 脊形波导：二维光限制与单模设计
3.2.1 从平板到脊形：结构演进与光场限制
平板波导仅在垂直方向（y方向）限制光场，在水平方向（x方向）光可以自由扩散，无法实现片上弯曲和紧凑集成。脊形波导通过在平板波导上刻蚀出脊条结构，在水平方向引入有效折射率差，实现二维光限制。其结构参数包括：脊宽w、脊高H（总芯厚）、平板层残留厚度h。脊形波导的导模可以理解为：脊条下方区域的有效折射率N_ridge高于平板区域的有效折射率N_slab，从而在水平方向形成“有效折射率阶跃”，将光限制在脊条下方。
3.2.2 单模条件：脊形波导的设计准则
脊形波导的单模设计比平板波导复杂，需要同时考虑垂直和水平两个方向的模式截止。工程上广泛采用Soref等人提出的经验判据：
对于w/H ≤ 1.0：单模条件为 h/H ≥ 0.5
对于w/H > 1.0：单模条件为 h/H ≥ 0.3 + 0.2·(w/H)该判据的物理本质是：当脊条过宽或刻蚀过深（h/H过小）时，水平方向会激发高阶模。更精确的设计流程如下：
- 确定垂直方向：选择总芯厚H，使垂直方向仅支持基模（参考平板波导单模条件）；
- 计算有效折射率：分别计算脊条区域和平板区域的基模有效折射率N_ridge和N_slab；
- 水平单模判据：等效水平波导的V参数V_h = k₀·w·√(N_ridge² - N_slab²) < π；
- 验证与优化：使用模式求解器（如Lumerical MODE、COMSOL）验证，并微调w和h。
工程案例：SOI脊形波导设计。目标：1550nm波段单模脊形波导，总芯厚H=220nm（SOI标准厚度）。初始参数：w=500nm，h=150nm（刻蚀深度70nm）。计算得N_ridge≈2.83，N_slab≈2.75，V_h = (2π/1.55μm)·0.5μm·√(2.83²-2.75²) ≈ 2.02 < π，满足单模条件。进一步用模式求解器验证，确认仅存在TE₀和TM₀基模，无高阶模。若将w增大至800nm，V_h≈3.23 > π，将出现TE₁模，需增大h至170nm以上以恢复单模。
3.2.3 脊形波导的模式偏振特性
脊形波导支持TE和TM两类偏振模式。在SOI平台中，由于折射率差极大，TE与TM模式的有效折射率差异显著（ΔN ≈ 0.3~0.5），导致强烈的双折射。这一特性在偏振敏感器件（如阵列波导光栅AWG）中需要特别关注，而在偏振无关器件设计中则需要通过特殊结构（如亚波长光栅）来补偿。脊形波导的侧壁角度、刻蚀深度均匀性都会影响TE/TM模式的损耗差，通常TE模式对侧壁粗糙度更敏感。
3.3 损耗机制：从材料到工艺的全面分析
3.3.1 损耗分类与定量描述
波导总损耗由多种机制叠加而成，工程上以dB/cm（传输损耗）或dB/面（耦合损耗）为单位。下表汇总了主要损耗机制及其典型量级：
| 损耗类型 | 物理机制 | 典型值（SOI） | 主要影响因素 |
|---|---|---|---|
| 散射损耗 | 侧壁粗糙、界面不平整 | 0.5~3 dB/cm | 刻蚀工艺、光刻胶质量 |
| 材料吸收 | 自由载流子吸收、杂质能级 | 0.1~1 dB/cm | 衬底掺杂浓度、缺陷密度 |
| 辐射损耗 | 弯曲泄漏、模式截止 | 0.01~1 dB/90°弯 | 弯曲半径、折射率差 |
| 衬底泄漏 | 模场穿透到衬底 | 0.01~0.5 dB/cm | BOX层厚度、芯层厚度 |
| 金属吸收 | 电极/焊盘邻近波导 | 1~10 dB/cm | 金属-波导间距 |
| 耦合损耗 | 端面反射、模场失配 | 1~3 dB/面 | 端面质量、模场匹配 |
3.3.2 散射损耗的物理模型与工艺控制
侧壁散射是脊形波导最主要的损耗来源。Payne-Lacey模型给出了散射损耗与侧壁粗糙度的关系：
α_scat = (σ² / (√2·k₀·w⁴·n_core)) · g(V, L_c)其中σ为侧壁粗糙度均方根值，L_c为相关长度，g为与模式分布相关的函数。该模型表明：散射损耗与σ²成正比，与脊宽w的四次方成反比。因此，窄波导对侧壁粗糙度极为敏感。工艺上降低散射损耗的手段包括：
- 优化光刻胶烘烤条件，减少边缘粗糙度传递；
- 采用HBr/O₂混合气体刻蚀，获得更光滑的侧壁；
- 热氧化平滑工艺：在刻蚀后生长一层薄氧化层再去除，可显著降低σ；
- 选择适当宽的波导（如500nm以上）以降低散射敏感性。
3.3.3 弯曲损耗与最小弯曲半径
在光子集成中，波导弯曲不可避免。弯曲损耗由两部分组成：弯曲处的模式失配辐射损耗和过渡区的过渡损耗。弯曲半径R越小，辐射损耗越大。对于脊形波导，最小弯曲半径R_min近似为：
R_min ≈ 2·π·n_eff·w² / (λ₀·ΔN)其中ΔN = N_ridge - N_slab为水平有效折射率差。增大ΔN（加深刻蚀）可以减小最小弯曲半径，但过深的刻蚀会恶化侧壁粗糙度并增加散射损耗。工程上SOI脊形波导的典型弯曲半径为5~10μm，而深刻蚀（h→0）的通道波导可实现1~3μm的弯曲半径。
排障提示：当实测弯曲损耗远大于仿真值时，优先检查以下环节：① 弯曲处是否使用了欧拉弯曲而非圆弧弯曲（欧拉弯曲可降低过渡损耗）；② 刻蚀深度是否均匀（局部过刻蚀会导致ΔN突变）；③ 弯曲半径是否接近工艺极限（需留20%以上设计余量）。
3.4 案例拆解：硅光调制器输入波导的损耗优化
背景与约束：某200mm硅光产线开发一款MZM调制器，工作波长1310nm，要求输入波导总插入损耗<2.5dB，其中波导传输损耗预算<1.0dB。初始设计采用脊形波导：H=220nm，h=150nm，w=450nm，弯曲半径R=8μm。
初始现象与测试数据：流片后测试发现，输入波导段（总长3.2mm，含4个90°弯曲）实测损耗2.8dB，远超预算。进一步用cutback法测试不同长度波导的损耗，得到传输损耗为4.2dB/cm（预期1.5dB/cm），弯曲损耗约0.35dB/个（预期0.1dB/个）。
分析判断过程：
- 传输损耗4.2dB/cm远高于预期，初步怀疑侧壁粗糙度过大。用AFM测试侧壁粗糙度，发现σ≈8nm（工艺规范要求<3nm）；
- 弯曲损耗0.35dB/个也偏高，计算ΔN = N_ridge - N_slab ≈ 0.08，理论最小弯曲半径R_min≈6μm，8μm应足够，但考虑到侧壁粗糙的附加散射，实际弯曲损耗被放大；
- 进一步检查刻蚀工艺日志，发现HBr流量偏差导致刻蚀速率不均匀，脊条侧壁角度约82°（设计85°），加剧了模式失配。
实际操作步骤：
- 优化刻蚀配方：将HBr/O₂比从10:1调整为8:1，刻蚀速率降低15%，侧壁粗糙度降至2.5nm；
- 增加热氧化平滑步骤：在850°C下氧化30分钟（约消耗10nm硅），再用HF去除氧化层，σ进一步降至1.8nm；
- 将弯曲半径从8μm增大至12μm，虽然增加芯片面积约0.02mm²，但弯曲损耗降至0.08dB/个；
- 调整脊宽至500nm，降低散射损耗对粗糙度的敏感性。
结果对比：优化后传输损耗降至1.2dB/cm，弯曲损耗0.08dB/个，输入波导总损耗降至0.9dB，满足预算。代价是芯片面积增加约3%，但良率从78%提升至92%。
复盘经验：① 波导损耗问题往往是工艺与设计耦合的结果，不能只从设计端找原因；② 侧壁粗糙度是SOI波导损耗的第一杀手，工艺监控必须常态化；③ 弯曲半径设计需考虑工艺波动，建议在理论最小值基础上增加50%以上余量。
3.5 常见误区与设计复盘
经验要点：
- 平板波导是理解所有波导结构的基础，脊形波导可视为“水平方向引入有效折射率阶跃的平板波导”；
- 单模设计必须同时满足垂直和水平两个方向的截止条件，不能只关注其中一个维度；
- 损耗预算应在设计初期就建立，并分配到传输、弯曲、耦合等各个环节；
- 仿真时使用理想几何参数，但流片前必须与工艺团队确认实际刻蚀角度、粗糙度等工艺能力。
常见误区清单：
- 误区一：认为“单模就是最细波导”——实际上过细的波导导致模场泄漏和弯曲损耗急剧增大；
- 误区二：忽略平板层残留厚度h对单模条件的影响——h过小会激发水平高阶模，h过大则水平限制不足；
- 误区三：将仿真中的完美侧壁直接用于损耗估算——实际工艺的侧壁粗糙度会使散射损耗增大5~10倍；
- 误区四：只关注传输损耗而忽略模式失配损耗——在波导与器件（如调制器、探测器）连接处，模场失配可能造成0.5~1dB的额外损耗。
波导设计是光子集成芯片的“地基工程”，其质量直接决定上层器件的性能上限。掌握平板波导与脊形波导的结构原理、模式理论、单模设计准则和损耗控制方法，是后续学习调制器、探测器、无源器件等所有章节的前提。在实际项目中，建议设计师始终携带“结构-模式-损耗”三位一体的分析框架，在每一个设计决策点同时评估这三个维度的影响，才能实现高性能、高良率的光子集成芯片。