所属分类：芯片半导体与FPGA 当前为单品课程，可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录 咨询 / 购买

Wishbone片上总线协议开源SoC互联规范

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
学习目标 · 课程结构 · Wishbone在开源SoC中的地位…
课程导入学习目标
02
片上总线基础
片上系统（SoC）互联架构 · 总线分类 · Wishbone与其他总线（AXI
片上总线基础SoC
03
Wishbone协议概述
协议版本演进 · 设计哲学 · 主要特性（简单
Wishbone协议概述
04
Wishbone信号定义
主从接口信号（DAT · ADR · WE
Wishbone信号定义
05
Wishbone总线周期
单次读写周期 · 块传输周期 · RMW周期
Wishbone总线周期
06
Wishbone互联拓扑
点对点 · 共享总线 · 数据流
Wishbone互联拓扑
07
Wishbone仲裁机制
仲裁器设计 · 优先级策略 · 总线占用与释放
Wishbone仲裁机制
08
Wishbone流水线操作
流水线传输与经典传输的区别 · 吞吐量提升 · 流水线级数设计
Wishbone流水线操作
09
Wishbone寄存器接口设计
寄存器映射 · 读写逻辑 · SEL信号处理
Wishbone寄存器接口设计
10
Wishbone从设备设计实战
设计一个简单的GPIO控制器 · 实现寄存器读写与中断
Wishbone从设备设计实战
11
Wishbone主设备设计实战
设计一个UART发送模块 · 发起总线写操作
Wishbone主设备设计实战
12
Wishbone互联矩阵设计
使用Verilog实现一个2x2交叉… · 处理并发访问
Wishbone互联矩阵设计
13
Wishbone与CPU集成
将Wishbone接口连接到开源CP… · PicoRV32）的实践
WishboneCPU
14
Wishbone与存储器接口
SRAM · SDRAM控制器的Wishbone封…
Wishbone存储器接口
15
Wishbone与外围设备
SPI · I2C · 定时器
Wishbone外围设备
16
Wishbone总线功能验证
搭建UVM或SystemVerilo… · 编写读写测试序列
Wishbone总线功能验证
17
Wishbone时序约束与综合
在FPGA上实现Wishbone互联 · 时序收敛技巧
Wishbone时序约束
18
Wishbone性能分析
带宽计算 · 延迟优化 · 多主设备并发性能评估
Wishbone性能分析
19
Wishbone常见问题与调试
总线挂死 · 数据错误 · 仲裁冲突的定位与解决
Wishbone常见问题
20
Wishbone协议扩展
自定义用户定义信号 · 突发长度扩展 · 错误处理机制
Wishbone协议扩展
21
Wishbone在开源SoC项目中的应用
分析PicoSoC · Neo430 · Serv等项目的Wishbone实现
WishboneSoC
22
Wishbone与中断控制器
设计Wishbone接口的中断控制器 · 支持多源中断与优先级
Wishbone断控制器
23
Wishbone与DMA控制器
设计DMA控制器 · 实现内存到外设的高速数据传输
WishboneDMA
24
Wishbone低功耗设计
时钟门控 · 总线空闲管理 · 功耗优化策略
Wishbone低功耗设计
25
Wishbone安全性设计
访问权限控制 · 地址保护 · 防止非法访问
Wishbone安全性设计
26
Wishbone自动化生成工具
使用Wishbone Builder · WishboneGen等工具生成接口…
Wishbone自动化生成工具
27
Wishbone与SystemVerilog接口
使用Interface · Modport · Clockring等特性简化设计
WishboneSystemVerilo…
28
Wishbone验证IP（VIP）
使用开源VIP（如wishbone-…
WishboneIP
29
Wishbone综合项目实战
构建一个完整的开源SoC（如使用Wi… · UART · SPI
Wishbone综合项目实战
30
课程总结与进阶方向
回顾核心知识点 · 探讨Wishbone与新兴总线（如T… · CHI）的融合与未来趋势
课程总结进阶方向