所属分类：芯片半导体与FPGA 当前为单品课程，可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录 咨询 / 购买

VHDL硬件描述语言开发实战

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
VHDL的起源 · 发展历程 · 在数字系统设计中的地位
课程导入VHDL
02
VHDL基础语法与结构
实体（Entity） · 结构体（Architecture） · 配置（Configuration）
VHDL基础语法
03
数据类型与对象
标准逻辑类型（std_logic · std_logic_vector） · 整数
数据类型对象
04
运算符与表达式
算术运算符 · 逻辑运算符 · 关系运算符
运算符表达式
05
并发语句
信号赋值语句 · 进程（Process）中的敏感列表 · 并发过程调用
并发语句信号赋值语句
06
顺序语句
进程（Process）内的顺序语句 · 包括IF · CASE
顺序语句Process
07
信号与变量的深入对比
信号赋值与变量赋值的时序差异 · 硬件综合行为 · 在进程中的使用规则及常见陷阱
信号变量的深入对比
08
组合逻辑设计实战
使用VHDL实现编码器 · 译码器 · 多路选择器
组合逻辑设计实战VHDL
09
时序逻辑设计实战
使用VHDL实现D触发器 · JK触发器 · 锁存器
时序逻辑设计实战VHDL
10
有限状态机（FSM）设计
Moore型与Mealy型状态机的V… · 状态编码（二进制 · 格雷码
FSM有限状态机
11
FSM实战案例
设计一个交通灯控制器 · 序列检测器或简易自动售货机 · 涵盖状态定义
FSM实战案例
12
存储器设计
使用VHDL实现单端口RAM · 双端口RAM · ROM和FIFO
存储器设计VHDL
13
参数化设计
使用Generic参数和Genera… · 可配置深度的模块 · 如参数化加法器
参数化设计Generic
14
子程序与重载
函数（Function）和过程（Pr… · 调用 · 重载规则
子程序重载
15
包集合与库管理
自定义Package的创建 · 封装常用函数和常量 · 以及如何引用IEEE库
包集合库管理
16
仿真与测试平台（Testbench）
编写VHDL测试平台的基本结构 · 时钟和复位信号的生成 · 以及如何用断言（Assert）和报告…
Testbench仿真
17
仿真实战
对组合逻辑 · 时序逻辑和FSM设计编写完整的Tes… · 进行功能仿真
仿真实战对组合逻辑
18
综合与可综合性
理解VHDL综合的概念 · 可综合代码与不可综合代码的区别 · 以及如何编写能高效映射到FPGA/A…
综合可综合性
19
时序分析与优化
理解建立时间 · 保持时间 · 时钟偏斜
时序分析优化
20
常见设计错误与调试技巧
列举VHDL编程中常见的语法错误 · 逻辑错误 · 仿真与综合不一致问题
常见设计错误调试技巧
21
FPGA开发流程
从VHDL代码编写 · 功能仿真 · 综合
FPGA开发流程
22
接口与通信协议实现
使用VHDL实现UART · SPI · I2C等常见串行通信接口的发送和接收…
接口通信协议实现
23
PWM与电机控制实战
设计PWM信号发生器 · 实现呼吸灯 · 直流电机调速或舵机控制
PWM电机控制实战
24
数字信号处理基础
使用VHDL实现简单的数字滤波器（如… · 乘法累加器（MAC）和信号发生器（如… · 理解流水线设计
数字信号处理基础VHDL
25
图像处理与显示接口
使用VHDL实现VGA或HDMI显示… · 以及简单的图像处理（如灰度转换 · 边缘检测）在FPGA上的实现
图像处理显示接口
26
系统级设计实战
将多个模块（如按键消抖 · 数码管显示 · 计数器
系统级设计实战将多个模块
27
代码风格与规范
命名规范 · 注释规范 · 模块划分原则
代码风格规范
28
性能优化与资源利用
如何减少逻辑单元使用 · 提高运行频率 · 利用FPGA内部资源（如DSP块
性能优化资源利用
29
常见问题与解决方案
汇总VHDL开发中常见的仿真与综合问… · 时序收敛问题 · 跨时钟域处理（CDC）问题
常见问题解决方案
30
综合项目实战与课程总结
完成一个综合性项目（如简易计算器 · 数字示波器或游戏机） · 涵盖需求分析
综合项目实战课程总结