首页
›
热销单品
›
芯片半导体与FPGA
›
《Synopsys VCS仿真与UVM验证入门到精通》
所属分类：芯片半导体与FPGA
当前为单品课程，可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录
咨询 / 购买
📘
Synopsys VCS仿真与UVM验证入门到精通
共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导学
验证在芯片设计流程中的角色 · VCS与UVM的定位 · 课程学习路径与目标
课程导学
验证
02
数字IC验证基础
验证语言（SystemVerilog… · 数据类型 · 过程语句
IC
数字
03
VCS仿真工具入门
VCS安装与环境配置 · 编译流程 · 仿真选项
VCS
仿真工具入门
04
VCS高级仿真技巧
增量编译 · 多核仿真 · 覆盖率收集
VCS
高级仿真技巧
05
SystemVerilog验证特性
接口 · 时钟块 · 断言
SystemVerilo…
验证特性
06
UVM验证方法学概述
UVM发展历史 · 核心思想 · 组件层次结构
UVM
验证方法学概述
07
UVM基础组件
uvm_component · uvm_object · uvm_sequence_item
UVM
基础组件
08
UVM环境搭建
uvm_env · uvm_agent · uvm_scoreboard
UVM
环境搭建
09
UVM事务级建模
sequence机制 · sequence_item生成 · driver与sequencer握手
UVM
事务级建模
10
UVM寄存器层验证
RAL模型 · 寄存器读写序列 · 前门/后门访问
UVM
寄存器层验证
11
UVM覆盖率收集
功能覆盖率建模 · 覆盖率驱动验证 · 覆盖率报告分析与收敛策略
UVM
覆盖率收集
12
UVM断言验证
SVA断言语法 · 断言绑定 · 断言覆盖率
UVM
断言验证
13
UVM配置机制
uvm_config_db · 资源传递 · 工厂模式
UVM
配置机制
14
UVM消息管理
uvm_report_handler · 消息级别 · 消息截获
UVM
消息管理
15
UVM同步与通信
uvm_event · uvm_barrier · uvm_tlm_fifo
UVM
同步
16
UVM序列进阶
虚拟序列 · 序列嵌套 · 序列仲裁
UVM
序列进阶
17
UVM寄存器测试流程
寄存器测试序列 · 寄存器读写测试 · 寄存器覆盖率与错误注入
UVM
寄存器测试流程
18
UVM验证IP重用
VIP设计原则 · 可配置性 · 参数化
UVM
IP
19
VCS与UVM集成
VCS编译UVM库 · UVM宏定义 · 仿真选项
VCS
UVM
20
UVM验证平台实战（一）
搭建一个简单的UVM验证环境 · 完成一个FIFO的验证
UVM
验证平台实战
21
UVM验证平台实战（二）
搭建一个带寄存器接口的UVM环境 · 验证一个SPI控制器
UVM
验证平台实战
22
UVM验证平台实战（三）
搭建一个多接口UVM环境 · 验证一个AHB-to-APB桥
UVM
验证平台实战
23
UVM验证平台实战（四）
搭建一个带覆盖率收集和断言的UVM环… · 验证一个UART模块
UVM
验证平台实战
24
UVM验证平台实战（五）
搭建一个可重用的UVM验证IP · 并集成到多个项目中
UVM
验证平台实战
25
UVM验证中的常见问题与调试
编译错误 · 仿真挂起 · 时序问题
UVM
验证
26
UVM性能优化
减少仿真时间 · 内存管理 · 并行仿真
UVM
性能优化
27
UVM与形式化验证结合
静态断言 · 形式化工具与UVM的互补 · 验证策略
UVM
形式化验证结合
28
UVM验证流程管理
验证计划制定 · 验证任务分解 · 回归测试
UVM
验证流程管理
29
UVM最新发展
UVM 1.2/1800.2 · UVM-ML · UVM-SystemC
UVM
最新发展
30
综合项目实战
从零开始完成一个完整IP的UVM验证 · 包括环境搭建 · 测试编写
综合项目实战
IP
所属VIP或分类
同VIP：3D-IC设计EDA工具链三维设计流程入门到精通
同VIP：3D-IC设计三维布局布线物理设计入门到精通
同VIP：3D-IC设计与Chiplet异构集成协同：从入门到精通