所属分类：芯片半导体与FPGA 当前为单品课程，可返回上一级继续浏览同方向资料。

← 返回上一级

← 返回所属目录咨询 / 购买

Synopsys Fusion Compiler物理实现入门到精通

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

学习目标 · 课程结构 · Fusion Compiler在数字…

课程导入学习目标

环境搭建与基本操作

安装配置 · 许可证设置 · 启动方式

环境搭建基本操作

设计数据准备

门级网表 · 时序约束（SDC） · 物理库（LEF/DEF）

设计数据准备门级网表

逻辑综合与物理综合概览

Fusion Compiler统一综… · 逻辑综合与物理综合的协同流程

逻辑综合物理综合概览

时序约束详解

时钟定义 · 生成时钟 · 输入输出延迟

时序约束详解时钟定义

库与工艺基础

标准单元库 · IO库 · 宏单元库

工艺基础标准单元库

设计规划（Floorplan）

芯片尺寸 · IO规划 · 宏单元放置

Floorplan设计规划

电源网络设计

电源环 · 电源条 · 电源网格（PG mesh）的规划与实…

电源网络设计电源环

标准单元布局（Placement）

布局约束 · 拥塞控制 · 时序驱动布局

Placement标准单元布局

时钟树综合（CTS）

时钟树综合策略 · 时钟缓冲器插入 · 时钟偏移（skew）与延迟（late…

CTS时钟树综合

布线（Routing）

全局布线 · 详细布线 · 布线规则

时序优化与收敛

setup/hold违例修复 · 关键路径分析 · 时序ECO（工程变更单）流程

时序优化收敛

动态功耗 · 漏电功耗分析 · 多电压域设计

功耗优化动态功耗

信号完整性（SI）分析

串扰 · 噪声 · IR drop对时序的影响

SI信号完整性

可测试性设计（DFT）集成

扫描链插入 · 压缩逻辑 · ATPG与物理实现的衔接

DFT可测试性设计

物理验证基础

DRC（设计规则检查） · LVS（版图与原理图一致性检查） · ERC（电气规则检查）流程

物理验证基础DRC

Fusion Compiler脚本编程

Tcl脚本基础 · 常用命令 · 流程自动化

设计约束管理

约束文件的分层 · 模块化 · 版本控制

设计约束管理约束文件的分层

层次化设计实现

模块划分 · 顶层与子模块的物理实现 · 黑盒处理

层次化设计实现模块划分

多场景设计（MMMC）

多模式多角分析 · 场景定义 · 时序/功耗/信号完整性联合优化

MMMC多场景设计

ECO流程实战

功能ECO · 时序ECO · 金属ECO的实现步骤与注意事项

ECO流程实战

可制造性设计（DFM）与良率提升

金属填充 · CMP热点修复 · 光刻友好布局

DFM可制造性设计

先进工艺节点挑战

FinFET工艺特性 · 双重曝光 · 复杂设计规则对物理实现的影响

先进工艺节点挑战FinFET

Fusion Compiler与后端工具集成

与PrimeTime · IC Compiler II · StarRC等工具的接口与数据流

项目实战一

基于28nm工艺的简单模块物理实现全…

项目实战一nm

项目实战二

基于7nm工艺的复杂SoC物理实现 · 包含多时钟域 · 低功耗策略

项目实战二nm

常见问题与调试技巧

布局布线拥塞 · 时序违例 · DRC错误等典型问题的诊断与解决

常见问题调试技巧

性能调优与运行效率

多线程并行 · 内存管理 · 减少运行时间的策略

性能调优运行效率

课程总结与认证准备

核心知识点回顾 · 常见面试题解析 · Fusion Compiler认证考…

课程总结认证准备

综合提升与前沿趋势

机器学习在物理实现中的应用 · 云上EDA流程 · 未来物理实现技术展望

综合提升前沿趋势