2、PCB制造基础：PCB类型、层叠结构、材料选择、制造工艺流程概述
PCB（Printed Circuit Board，印制电路板）是电子产品的物理载体与电气互连核心。作为PCB设计工程师，理解制造基础并非为了替代工艺工程师，而是为了在设计源头就规避可制造性问题（DFM）。本章从PCB分类、层叠设计、材料选型与制造流程四个维度展开，帮助学员建立“设计服务于制造”的系统认知。层叠结构决定了信号回流路径与阻抗控制能力，材料选择直接影响信号损耗与热可靠性，而制造流程则约束了线宽/线距、钻孔、表面处理等设计参数的极限值。以下先给出PCB制造基础的整体知识框架，再逐层深入。
2.1 PCB类型：从结构、基材与工艺三个维度分类
2.1.1 核心原理：分类维度决定设计边界
PCB分类是设计选型的第一步。从结构维度，PCB分为单面板、双面板和多层板。单面板只有一面布线，成本最低，适用于简单电路；双面板两面均可布线，通过过孔连接，是中等复杂度产品的常用选择；多层板（≥4层）则通过内层电源/地层提供完整回流路径和屏蔽，是高速数字电路、射频电路和高密度互连的必然选择。从基材维度，刚性板（FR-4、CEM-1等）占据主流，柔性板（PI、PET基材）适用于可弯折场景，刚柔结合板则兼顾两者优势，常用于消费电子折叠屏、医疗内窥镜等。从工艺维度，HDI板采用激光微孔和叠孔技术实现高密度互连，高频板使用低损耗材料（如Rogers 4350B、PTFE），金属基板（铝基、铜基）则利用金属层快速散热，适用于LED照明和功率模块。
2.1.2 判断方法：根据产品需求选择PCB类型
选择PCB类型需综合以下因素：信号速率（≥1Gbps信号建议多层板并控制阻抗）、器件密度（BGA引脚间距≤0.5mm时需HDI工艺）、机械结构（需要弯折时选柔性板）、散热需求（功率密度＞10W/cm²时考虑金属基板）、成本预算（单面板成本约为多层板的1/5~1/10）。下表给出了常见PCB类型的典型应用场景与设计要点：
| PCB类型 | 典型层数 | 最小线宽/线距 | 典型应用 | 设计注意事项 |
|---|---|---|---|---|
| 单面板 | 1 | 6/6 mil | 电源适配器、遥控器 | 跳线多，布局需规划走线方向 |
| 双面板 | 2 | 4/4 mil | 消费电子、工控板 | 注意回流路径，避免跨分割 |
| 多层板 | 4~20 | 3/3 mil | 服务器、通信设备 | 层叠对称，阻抗连续 |
| HDI板 | 6~16 | 2.5/2.5 mil | 智能手机、AI加速卡 | 微孔叠孔设计，激光钻孔能力 |
| 柔性板 | 1~4 | 3/3 mil | 摄像头模组、可穿戴 | 弯折区走线需走圆弧，避免直角 |
| 金属基板 | 1~2 | 8/8 mil | LED灯板、功率放大器 | 热阻计算，绝缘层厚度选择 |
2.1.3 案例拆解：智能硬件中的PCB类型选型
某智能手环项目需要集成蓝牙SoC、六轴传感器、锂电池充电管理及柔性显示屏。初始方案采用双面板FR-4，但面临两个问题：一是传感器与天线之间信号干扰严重，二是电池区域需要弯折以适配腕带弧度。最终调整为刚柔结合板：主控区域使用4层刚性板（保证信号完整性和电源完整性），电池连接区域使用2层柔性板（实现弯折），刚柔过渡区采用阶梯式设计避免应力集中。该方案使整机厚度从8mm降至6.5mm，且信号误码率从10⁻³降至10⁻⁶。复盘经验：PCB类型选择不能只看成本，必须结合机械结构、信号完整性和散热路径综合决策。
2.1.4 常见误区与总结
误区1：认为多层板一定比双面板好。实际上，层数增加会带来成本上升和制造周期延长，低速低密度设计使用多层板反而浪费资源。
误区2：忽略HDI板的叠孔设计规则。HDI板中盲孔/埋孔叠放时，若未考虑钻孔对位精度，可能导致孔壁破裂或电气开路。
误区3：柔性板弯折区走线使用直角。柔性板弯折时直角走线会产生应力集中，导致铜箔断裂，应使用圆弧或泪滴过渡。
总结：PCB类型选择应遵循“够用为度、适度超前”原则。设计前先明确信号速率、器件密度、机械约束和成本目标，再对照上表选择合适类型。建议在原理图设计阶段就与PCB制造商沟通类型可行性。
2.2 层叠结构：从Core与PP的物理逻辑到阻抗控制
2.2.1 核心原理：层叠是PCB的“骨架”
多层板的层叠结构由芯板（Core）和半固化片（Prepreg，PP）交替压合而成。Core是两面已覆铜的绝缘基材，PP则是未固化的玻璃纤维布浸渍树脂，在高温高压下流动填充并粘合相邻Core。层叠设计需遵循对称性原则：从中心向两侧，铜厚、介质厚度、材料类型应尽量对称，否则压合过程中因热膨胀系数（CTE）不匹配会导致板翘曲。信号层应紧邻完整参考平面（电源层或地层），以保证回流路径最短、阻抗可控。典型4层板层叠为：信号层-地层-电源层-信号层（或信号-地-信号-电源），其中内层地/电源平面间距应尽量小（如0.1mm），以形成紧耦合电容，改善电源完整性。
2.2.2 操作流程：层叠设计的五步法
- 确定层数：根据信号网络数量、电源域数量、EMI要求估算。经验公式：信号层数≈（信号网络数/每层布线密度）+2（电源/地层）。
- 规划参考平面：每个信号层必须紧邻完整参考平面，避免跨分割。高速信号层（如DDR、SerDes）优先选择地平面作为参考。
- 选择介质厚度：根据阻抗目标（如单端50Ω、差分100Ω）计算介质厚度与线宽。常用公式：微带线Z₀≈87/√(εr+1.41)×ln(5.98H/(0.8W+T))。
- 对称性检查：确保层叠以中心对称，铜厚和介质厚度一致。若必须不对称，需与制造商确认翘曲风险。
- 与制造商确认：提供层叠文件（含材料型号、厚度、铜厚、阻抗要求），由制造商复核可制造性。
2.2.3 案例拆解：8层板层叠优化实战
某网络交换机主控板采用8层设计，初始层叠为：L1信号、L2地、L3信号、L4电源、L5信号、L6地、L7信号、L8电源。调试中发现L5层DDR数据线眼图质量差，且L7层时钟信号辐射超标。分析过程：L5信号参考L6地平面，但L6被分割为多个电源岛，导致回流路径不连续；L7信号参考L8电源平面，但电源平面噪声较大。优化方案：将层叠调整为L1信号、L2地、L3信号、L4电源、L5地、L6信号、L7电源、L8信号，并在L4/L5之间增加0.1mm薄介质形成紧耦合电容。优化后DDR眼图裕量从15%提升至35%，EMI辐射降低6dB。复盘经验：层叠设计必须优先保证信号参考平面的完整性，电源平面噪声敏感时，应在信号层与电源平面之间插入地层。
2.2.4 常见误区与总结
误区1：层叠对称只关注层数对称，忽略铜厚和介质厚度。实际上，铜厚不对称会导致压合时树脂流动不均，产生板翘。
误区2：为了节省成本减少地层数量。高速设计中，地层不足会导致回流路径绕行，增加回路电感，恶化EMI。
误区3：忽略PP的树脂含量对阻抗的影响。PP的介电常数（Dk）随树脂含量变化，设计时需使用制造商提供的实际Dk值。
总结：层叠设计是PCB设计中最具“杠杆效应”的环节——前期投入1小时优化层叠，可避免后期数天的信号完整性和EMI调试。建议设计团队建立标准层叠库，并定期与制造商更新工艺能力数据。
2.3 材料选择：从FR-4到高频材料的性能权衡
2.3.1 核心原理：材料决定电气与热性能上限
PCB基材的核心参数包括介电常数（Dk）、介质损耗因子（Df）、玻璃化转变温度（Tg）、热膨胀系数（CTE）和导热系数（K）。FR-4是最通用的材料，Dk≈4.2（1GHz），Df≈0.02，Tg在130~180℃之间，成本低、加工成熟，适用于大多数数字电路。但FR-4在5GHz以上频率损耗显著增加，且Tg较低时高温下机械强度下降。高频材料如Rogers RO4350B（Dk=3.48，Df=0.0037）和PTFE（Dk=2.2，Df=0.0009）具有极低损耗，但成本高、加工难度大（PTFE需等离子活化处理）。金属基板（铝基、铜基）通过绝缘层将热量传导至金属层，导热系数可达1~8 W/m·K，远高于FR-4的0.3 W/m·K。
2.3.2 判断方法：材料选型的量化评估
材料选择需结合信号频率、工作温度、散热需求和成本预算。以下为选型决策清单：
- 信号频率＜1GHz：FR-4（Tg≥150℃）即可满足，注意Df对损耗影响可忽略。
- 信号频率1~10GHz：建议使用低损耗FR-4（如MEGTRON6）或Rogers RO4003C，需评估插入损耗预算。
- 信号频率＞10GHz：必须使用PTFE或碳氢树脂类材料，且需考虑铜箔粗糙度对趋肤效应的影响。
- 工作温度＞100℃：选择高Tg材料（≥170℃），并关注Z轴CTE（≤3.5%）。
- 功率密度＞5W/cm²：考虑金属基板或加入导热过孔阵列。
2.3.3 案例拆解：5G毫米波天线阵列的材料选型
某5G基站天线阵列工作频率28GHz，要求插入损耗≤0.5dB/inch，且需承受-40℃~+85℃温度循环。初始方案采用FR-4，仿真发现单根微带线损耗达1.2dB/inch，无法满足链路预算。改用Rogers RO4350B后损耗降至0.35dB/inch，但成本上升3倍。进一步优化：将天线层与馈电网络层分离，天线层使用RO4350B，馈电网络层使用高Tg FR-4，通过混合层压技术降低成本。实测性能满足指标，成本仅上升1.8倍。复盘经验：材料选型不必全板使用高频材料，可针对关键信号层局部使用，但需注意混合层压的CTE匹配和加工兼容性。
2.3.4 常见误区与总结
误区1：盲目追求低Df材料。Df越低价格越高，且加工窗口窄（如PTFE钻孔需特殊参数），应根据实际损耗预算选择。
误区2：忽略铜箔粗糙度。高频下趋肤深度小于铜箔粗糙度时，粗糙表面会增加导体损耗，应选用低粗糙度铜箔（如RTF、VLP）。
误区3：不关注材料的吸水率。PTFE吸水率低（0.01%），但FR-4吸水率较高（0.1%），潮湿环境下Dk和Df会漂移，影响阻抗一致性。
总结：材料选型应建立“性能-成本-可制造性”三角评估模型。建议与PCB制造商共享材料清单，确认库存和加工能力，避免设计完成后发现材料不可得。
2.4 制造工艺流程：从Gerber到成品的全链路认知
2.4.1 核心原理：制造流程决定设计规则边界
PCB制造流程可概括为“内层→压合→钻孔→沉铜→外层→蚀刻→阻焊→表面处理→成型→测试”十大工序。理解流程的意义在于：每个工序都有其物理极限，这些极限直接转化为设计规则。例如，内层图形转移采用光刻+蚀刻，最小线宽受限于光刻分辨率和蚀刻因子；钻孔工序中机械钻最小孔径0.2mm，激光钻最小0.1mm；沉铜工序的孔壁铜厚均匀性影响过孔可靠性；阻焊工序的桥接能力决定BGA焊盘间的最小间距。设计工程师必须将这些工艺极限内化为设计规则，才能避免“设计出来却造不出来”的窘境。
2.4.2 操作流程：制造流程各工序的设计关联
| 工序 | 关键工艺参数 | 对设计的影响 | 设计规则示例 |
|---|---|---|---|
| 内层图形 | 曝光精度±0.025mm | 最小线宽/线距 | 常规≥4mil，HDI≥3mil |
| 压合 | 温度180℃、压力30kg/cm² | 层间对位精度 | ±0.075mm（4层），±0.1mm（≥8层） |
| 钻孔 | 机械钻转速150kRPM | 最小孔径、孔位精度 | 机械≥0.2mm，激光≥0.1mm |
| 沉铜 | 化学镀铜厚度20~25μm | 孔壁铜厚、深径比 | 深径比≤10:1（通孔） |
| 外层图形 | 电镀铜厚控制±5μm | 成品铜厚、阻抗公差 | 1oz铜厚成品约35μm |
| 阻焊 | 曝光能量、显影时间 | 焊盘开窗精度 | 阻焊桥≥4mil（BGA区域） |
| 表面处理 | ENIG镍层3~6μm、金层0.05~0.1μm | 可焊性、存储寿命 | ENIG适用于细间距器件 |
2.4.3 案例拆解：DFM规则冲突的排障过程
某工控产品PCB在试产时发现BGA区域焊盘间出现阻焊桥脱落，导致连锡短路。初始现象：不良率约3%，集中在0.5mm pitch BGA。分析过程：检查设计文件发现BGA焊盘间阻焊桥宽度仅3mil，低于制造商推荐的4mil最小值；进一步确认阻焊工序的曝光对位精度为±1.5mil，3mil桥在偏差下实际宽度可能仅0~1.5mil，导致阻焊桥强度不足。解决方案：与制造商协商改用LDI（激光直接成像）阻焊工艺，对位精度提升至±0.5mil，同时将BGA区域焊盘开窗尺寸从0.3mm缩小至0.28mm，使阻焊桥宽度增至4.2mil。优化后不良率降至0.05%。复盘经验：DFM规则不是静态的，当设计必须突破常规规则时，应主动与制造商沟通，寻找替代工艺方案，而非简单放宽设计。
2.4.4 常见误区与总结
误区1：认为Gerber文件导出后设计工作就结束了。实际上，制造前的DFM检查（如钻孔文件、阻焊层、钢网层）是最后一道防线，建议使用CAM软件进行自动检查。
误区2：忽略表面处理对焊接可靠性的影响。例如，OSP（有机保焊膜）成本低但存储寿命短（≤6个月），ENIG（化学镍金）适合无铅焊接但成本高，需根据产品生命周期选择。
误区3：不关注制造商的工艺能力表。不同制造商的设备精度和工艺窗口不同，设计规则应基于实际合作厂商的能力，而非行业平均值。
总结：制造工艺流程是DFM规则的“物理根源”。建议设计团队定期组织与制造商的工艺交流会，将最新工艺能力（如HDI阶数、激光钻孔能力、铜厚均匀性）同步到设计规范中。本章内容为后续章节（阻抗控制、DFM规则、可测试性设计）奠定了制造基础，请务必理解每个工序背后的物理约束。