首页
›
热销单品
›
芯片半导体与FPGA
›
《FPGA数字逻辑设计入门》
所属分类:芯片半导体与FPGA
当前为单品课程,可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录
咨询 / 购买
📘
FPGA数字逻辑设计入门
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导入
FPGA的定义 · 发展历史 · 应用领域
课程导入
FPGA
02
数字逻辑基础
二进制 · 布尔代数 · 逻辑门
数字逻辑基础
二进制
03
FPGA架构原理
可编程逻辑单元(CLB/LE) · 查找表(LUT) · 触发器
FPGA
架构原理
04
硬件描述语言入门
Verilog/VHDL的基本语法 · 模块结构 · 数据类型
硬件描述语言入门
Verilog/VHDL
05
组合逻辑设计
always/process块 · assign语句 · 多路选择器
组合逻辑设计
always/proce…
06
时序逻辑设计
触发器 · 寄存器 · 锁存器
时序逻辑设计
触发器
07
有限状态机(FSM)
状态图 · 状态编码 · Moore与Mealy型
FSM
有限状态机
08
仿真与验证基础
Testbench编写 · 仿真波形分析 · 时序仿真与功能仿真
仿真
验证基础
09
开发流程与工具使用
Vivado/Quartus工程创建 · 代码编写 · 综合
开发流程
工具使用
10
时序约束与静态时序分析
时钟约束 · 输入输出延迟 · 时序路径
时序约束
静态时序分析
11
IP核与复用
PLL/MMCM时钟管理 · FIFO · RAM/ROM
IP
复用
12
接口与通信协议
UART · SPI · I2C
接口
通信协议
13
存储器设计
片上RAM/ROM · FIFO · 双端口RAM
存储器设计
RAM/ROM
14
数字信号处理基础
定点数 · 流水线 · FIR滤波器
数字信号处理基础
定点数
15
高级设计技巧
流水线设计 · 资源共享 · 时序优化
高级设计技巧
流水线设计
16
常见问题与调试
仿真与硬件不一致 · 时序违例 · 毛刺
常见问题
调试
17
项目实战一
LED流水灯与按键控制——从需求到上…
项目实战一
LED
18
项目实战二
UART串口通信——实现数据收发与上…
项目实战二
UART
19
项目实战三
VGA显示控制器——生成图像并显示到…
项目实战三
VGA
20
项目实战四
简易计算器——结合键盘输入 · 运算逻辑与数码管输出
项目实战四
简易计算器
21
项目实战五
数字时钟——使用计数器 · 状态机与动态扫描显示
项目实战五
数字时钟
22
项目实战六
PWM电机控制——生成可调占空比信号…
项目实战六
PWM
23
项目实战七
简易CPU设计——实现指令集 · 取指 · 译码
项目实战七
CPU
24
项目实战八
基于FPGA的音频播放——使用PWM…
项目实战八
FPGA
25
项目实战九
图像边缘检测——使用Sobel算子与…
项目实战九
Sobel
26
项目实战十
以太网通信入门——实现MAC层收发或…
项目实战十
MAC
27
综合提升
从FPGA到SoC——了解Zynq · 软核处理器(MicroBlaze) · 硬件加速协同设计
综合提升
FPGA
28
工程规范与团队协作
代码规范 · 版本管理(Git) · 文档编写
工程规范
团队协作
29
性能优化与资源利用
时序收敛技巧 · 逻辑复制 · 寄存器平衡
性能优化
资源利用
30
课程总结与进阶路径
回顾核心知识 · 推荐学习资源 · 后续方向(数字IC设计
课程总结
进阶路径
所属VIP或分类
同VIP:3D-IC设计EDA工具链三维设计流程入门到精通
同VIP:3D-IC设计三维布局布线物理设计入门到精通
同VIP:3D-IC设计与Chiplet异构集成协同:从入门到精通