首页
›
热销单品
›
芯片半导体与FPGA
›
《ASIC设计静态时序分析PrimeTime入门到精通》
所属分类:芯片半导体与FPGA
当前为单品课程,可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录
咨询 / 购买
📘
ASIC设计静态时序分析PrimeTime入门到精通
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导入
学习目标 · 课程大纲 · 静态时序分析在ASIC设计流程中的位…
课程导入
学习目标
02
数字电路时序基础
建立时间 · 保持时间 · 时钟偏斜
数字电路时序基础
建立时间
03
静态时序分析概述
STA与动态仿真的区别 · STA的优缺点 · STA在签核中的重要性
静态时序分析概述
STA
04
PrimeTime工具入门
PrimeTime的版本 · 启动方式 · 用户界面
PrimeTime
工具入门
05
设计读入与网表准备
读取门级网表 · 库文件 · 约束文件
设计读入
网表准备
06
时序库基础
库单元建模 · 时序弧 · 延迟计算
时序库基础
库单元建模
07
约束文件编写
时钟定义 · 时钟不确定性 · 输入输出延迟
约束文件编写
时钟定义
08
时钟约束深入
生成时钟 · 时钟分组 · 时钟门控
时钟约束深入
生成时钟
09
时序路径分析
建立时间路径 · 保持时间路径 · 时钟门控路径
时序路径分析
建立时间路径
10
时序报告解读
报告格式 · 关键路径分析 · slack计算
时序报告解读
报告格式
11
PrimeTime脚本基础
Tcl语言入门 · 常用命令 · 变量
PrimeTime
脚本基础
12
PrimeTime命令详解
report_timing · report_clock · report_constraints…
PrimeTime
命令详解
13
时序约束验证
检查约束一致性 · 时钟定义冲突 · 约束覆盖完整性
时序约束验证
检查约束一致性
14
时序例外处理
多周期路径 · 伪路径 · 最小延迟约束
时序例外处理
多周期路径
15
片上变异建模
OCV · AOCV · POCV的概念
片上变异建模
OCV
16
时序分析模式
单模式 · 多模式 · 多角多模式分析
时序分析模式
单模式
17
功耗与信号完整性
IR drop · 串扰 · 噪声对时序的影响及PrimeTime…
功耗
信号完整性
18
时序收敛策略
如何通过约束调整 · 逻辑优化 · 布局布线优化来修复时序违例
时序收敛策略
如何通过约束调整
19
PrimeTime与布局布线工具的交互
与Design Compiler · IC Compiler等工具的接口
PrimeTime
布局布线工具的交…
20
签核级STA流程
建立完整的签核流程 · 包括库准备 · 约束检查
STA
签核级
21
案例实战一
简单模块的STA分析 · 从网表到报告的全流程操作
案例实战一
STA
22
案例实战二
复杂时钟树下的STA分析 · 处理时钟偏斜和抖动
案例实战二
STA
23
案例实战三
多时钟域设计的STA分析 · 处理跨时钟域路径
案例实战三
STA
24
案例实战四
低功耗设计的STA分析 · 处理电压域切换和电平转换
案例实战四
STA
25
常见问题与调试技巧
时序违例的常见原因 · 调试方法 · 如何利用GUI和命令行
常见问题
调试技巧
26
PrimeTime高级功能
层次化分析 · 分布式分析 · ECO支持
PrimeTime
高级功能
27
时序模型抽象
.lib模型 · .db模型 · ETM模型
时序模型抽象
lib
28
自动化脚本开发
编写可复用的STA脚本 · 流程自动化 · 回归测试
自动化脚本开发
STA
29
综合提升
结合物理设计 · DFT · 可制造性设计等角度理解STA
综合提升
结合物理设计
30
课程总结与项目实战
综合运用所学知识完成一个完整设计的S… · 并输出报告
课程总结
项目实战
所属VIP或分类
同VIP:3D-IC设计EDA工具链三维设计流程入门到精通
同VIP:3D-IC设计三维布局布线物理设计入门到精通
同VIP:3D-IC设计与Chiplet异构集成协同:从入门到精通