所属分类：芯片半导体与FPGA 当前为单品课程，可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录 咨询 / 购买

ASIC设计动态功耗与泄漏功耗协同优化策略

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
ASIC功耗挑战概述 · 动态与泄漏功耗的基本定义 · 协同优化的必要性与课程学习路径
课程导入ASIC
02
CMOS功耗基础
动态功耗（开关功耗 · 短路功耗）与泄漏功耗（亚阈值泄漏 · 栅极泄漏
CMOS功耗基础
03
工艺缩放与功耗趋势
摩尔定律下功耗密度变化 · 短沟道效应 · 阈值电压降低对泄漏的影响
工艺缩放功耗趋势
04
功耗建模与估算方法
基于活动因子的动态功耗模型 · 基于库的泄漏功耗模型 · 功耗仿真工具（如PrimeTime…
功耗建模估算方法
05
RTL级功耗优化
门控时钟 · 操作数隔离 · 数据编码优化
RTL级功耗优化
06
架构级功耗优化
并行与流水线权衡 · 电压频率调节（DVFS） · 多电压域设计
架构级功耗优化并行
07
逻辑综合功耗优化
综合工具中的功耗优化选项 · 单元选择策略 · 引脚交换
逻辑综合功耗优化综合工具
08
门控时钟实现技术
门控时钟单元（ICG）设计 · 时钟树综合中的门控策略 · 门控时钟的验证与测试挑战
门控时钟实现技术ICG
09
多阈值电压设计
低阈值（LVT） · 标准阈值（SVT） · 高阈值（HVT）单元的特性与混合使用…
多阈值电压设计LVT
10
电源门控技术
电源门控（Power Gating）… · 休眠模式设计 · 保持寄存器（Retention Re…
电源门控技术Power
11
动态电压频率调整（DVFS）
DVFS架构 · 电压调节器设计 · 频率缩放策略
DVFS动态电压频率调整
12
自适应体偏置技术
体偏置原理 · 正向体偏置（FBB）与反向体偏置（R… · 偏置电路设计
自适应体偏置技术体偏置原理
13
功耗与性能权衡
关键路径分析 · 时序裕量管理 · 功耗-性能帕累托优化
功耗性能权衡
14
协同优化策略框架
动态与泄漏功耗的相互制约关系 · 协同优化流程 · 设计空间探索方法
协同优化策略框架动态
15
基于机器学习的功耗优化
功耗预测模型 · ML辅助的功耗优化 · 强化学习在DVFS和电源门控中的应用
基于机器学习的功…功耗预测模型
16
低功耗标准单元库设计
单元库功耗特性 · 低功耗单元设计技术（如多阈值 · 多沟道长度）
低功耗标准单元库…单元库功耗特性
17
存储器功耗优化
SRAM泄漏降低技术（如电源门控 · 位线预充电） · 存储器分块
存储器功耗优化SRAM
18
时钟网络功耗优化
时钟树综合策略 · 时钟缓冲器尺寸优化 · 时钟门控与时钟域划分
时钟网络功耗优化时钟树综合策略
19
互连功耗优化
总线编码（如格雷码 · 总线反转） · 低摆幅信号传输
互连功耗优化总线编码
20
功耗感知布局布线
布局规划中的功耗约束 · 电源网络设计 · 布线中的功耗优化
功耗感知布局布线布局规划
21
功耗验证与签核
功耗完整性分析 · 动态功耗仿真 · 泄漏功耗分析
功耗验证签核
22
可测试性设计中的功耗考虑
扫描链功耗优化 · BIST功耗降低 · 测试模式下的功耗约束
可测试性设计功耗考虑
23
低功耗设计实例分析
基于ARM Cortex-M系列的低… · 功耗优化前后对比
低功耗设计实例分…ARM
24
动态功耗与泄漏功耗协同优化实战
使用Synopsys工具（如Desi… · PrimeTime PX）进行功耗优…
动态功耗泄漏功耗协同优化…
25
常见功耗优化误区与陷阱
过度门控时钟导致的时序问题 · 电源门控的唤醒电流冲击 · 多阈值单元的性能损失
常见功耗优化误区陷阱
26
先进工艺下的功耗挑战
FinFET与GAA器件的功耗特性 · 极低电压工作（Near-Thresh… · 量子效应
先进工艺下的功耗…FinFET
27
系统级功耗管理
操作系统级DVFS · 任务调度与功耗感知 · 功耗管理固件设计
系统级功耗管理DVFS
28
功耗优化与可靠性权衡
负偏置温度不稳定性（NBTI） · 热载流子注入（HCI）对功耗的影响 · 老化感知功耗优化
功耗优化可靠性权衡
29
综合项目
设计一个低功耗ASIC子系统（如数字… · 应用协同优化策略 · 完成功耗评估与优化报告
综合项目ASIC
30
课程总结与前沿展望
回顾核心知识点 · 讨论未来低功耗设计趋势（如超低功耗I… · 能量收集）
课程总结前沿展望