所属分类：芯片半导体与FPGA 当前为单品课程，可返回上一级继续浏览同方向资料。

← 返回上一级

← 返回所属目录咨询 / 购买

ASIC混合信号_高速ADC架构选择与数字校准算法实现

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

学习目标 · 课程结构 · 高速ADC在ASIC中的核心地位与应…

课程导入学习目标

混合信号基础

模拟与数字接口 · 采样定理 · 量化噪声

混合信号基础模拟

高速ADC架构全景

Flash · Pipeline · SAR

Flash ADC原理与设计

电阻分压 · 比较器阵列 · 气泡码消除

Pipeline ADC架构

级间增益 · 冗余位 · 数字纠错

CDAC · 比较器 · 异步时序

Time-Interleaved ADC

通道失配（失调 · 增益 · 时间偏斜）对性能的影响及校准必要性

Time-Interle…ADC

架构选择方法论

根据采样率 · 分辨率 · 功耗

架构选择方法论根据采样率

数字校准概述

为什么需要校准 · 校准分类（前台/后台 · 开环/闭环）

数字校准概述为什么需要校准

失调与增益校准

最小均方（LMS）算法 · 统计校准 · 前台校准实现与仿真验证

失调增益校准

时间偏斜校准

相关检测 · 延迟锁定环（DLL）校准 · 自适应算法及硬件实现

时间偏斜校准相关检测

非线性校准

谐波失真建模 · 查找表（LUT）校准 · 多项式拟合与分段线性校准

非线性校准谐波失真建模

后台校准技术

基于注入信号 · 基于统计 · 基于参考ADC的校准方法及收敛速度优…

后台校准技术基于注入信号

数字校准算法基础

LMS · RLS · 牛顿法

数字校准算法基础LMS

校准硬件实现

数字信号处理（DSP）模块 · 流水线结构 · 定点化

校准硬件实现DSP

Verilog/VHDL实现

校准算法RTL设计 · 状态机控制 · 接口时序

Verilog/VHDL实现

混合信号协同仿真

模拟电路（Spectre/APS）与…

混合信号协同仿真Spectre/APS

高速ADC前端设计

采样保持电路 · 时钟驱动 · 输入缓冲

时钟与抖动

时钟抖动对SNR的影响 · 抖动预算分配 · 低抖动时钟树设计

电源与地噪声

电源抑制比（PSRR） · 衬底耦合 · 去耦策略

电源地噪声

版图与物理设计

关键模拟模块布局 · 数字与模拟隔离 · 寄生效应

版图物理设计

测试与特性化

动态测试（FFT · 直方图） · 静态测试（INL/DNL）

测试特性化

12位1GS/s Pipeline…

案例实战GS/s

8位10GS/s Time-Inte…

案例实战GS/s

基于LMS的后台校准在14位500M…

案例实战LMS

常见问题与调试

校准不收敛 · 校准精度不足 · 硬件资源过大

常见问题调试

性能优化与进阶

多级校准 · 混合校准 · 机器学习辅助校准

性能优化进阶

工艺与设计趋势

FinFET/纳米工艺对高速ADC的… · 3D集成 · 异构集成

工艺设计趋势

从规格定义到架构选择 · 校准算法设计 · RTL实现

综合项目从规格定义到架构…

课程总结与展望

核心知识回顾 · 设计经验总结 · 未来技术方向与学习资源推荐

课程总结核心知识回顾