首页
›
热销单品
›
芯片半导体与FPGA
›
《ASIC前端设计浮点运算单元FPU与定点算术加速器RTL设计》
所属分类:芯片半导体与FPGA
当前为单品课程,可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录
咨询 / 购买
📘
ASIC前端设计浮点运算单元FPU与定点算术加速器RTL设计
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导入与学习路径
ASIC前端设计整体流程 · FPU与定点加速器在芯片中的角色 · 课程目标与学习方法
课程导入
学习路径
02
数字系统基础与RTL设计语言
二进制表示 · 补码 · 定点数格式
RTL
数字系统基础
03
定点数算术基础
定点加减法 · 溢出检测 · 饱和处理
定点数算术基础
定点加减法
04
定点乘法器设计
阵列乘法器 · Booth编码 · Wallace树
定点乘法器设计
阵列乘法器
05
定点除法与开方算法
恢复余数法 · 非恢复余数法 · SRT算法
定点除法
开方算法
06
定点算术加速器架构
MAC单元 · SIMD向量化 · 多级流水线
定点算术加速器架…
MAC
07
浮点数IEEE 754标准详解
单精度/双精度格式 · 规格化与非规格化数 · 特殊值(NaN
IEEE
浮点数
08
浮点加减法单元设计
对阶 · 尾数加减 · 规格化
浮点加减法单元设…
对阶
09
浮点乘法单元设计
尾数乘法 · 指数相加 · 规格化
浮点乘法单元设计
尾数乘法
10
浮点除法与平方根单元设计
基于SRT或Newton-Raphs… · 平方根算法 · 硬件实现与精度控制
浮点除法
平方根单元设计
11
浮点融合乘加(FMA)设计
FMA架构 · 单舍入优势 · 对齐与累加
FMA
浮点融合乘加
12
浮点转定点与定点转浮点转换器
格式转换算法 · 舍入与溢出处理 · RTL实现
浮点转定点
定点转浮点转换器
13
特殊函数加速单元(可选)
log · exp · sin/cos等超越函数的查找表与多…
特殊函数加速单元
可选
14
RTL设计方法学
模块划分 · 接口定义 · 时序约束
RTL
设计方法学
15
流水线设计与控制
流水线级数选择 · 寄存器平衡 · 旁路与转发
流水线设计
控制
16
低功耗算术单元设计
门控时钟 · 操作数隔离 · 功耗感知的乘法器/加法器结构
低功耗算术单元设…
门控时钟
17
验证基础与UVM方法学
测试平台搭建 · 定向测试与随机测试 · 覆盖率收集
UVM
验证基础
18
FPU与定点加速器的验证策略
参考模型 · 数据比对 · 异常注入
FPU
定点加速器的验证…
19
形式化验证与静态时序分析
等价性检查 · 时序收敛 · 关键路径分析
形式化验证
静态时序分析
20
综合与可测试性设计
逻辑综合流程 · 面积/速度/功耗优化 · 扫描链插入
综合
可测试性设计
21
FPGA原型验证
FPGA实现流程 · 资源优化 · 调试方法
FPGA
原型验证
22
案例实战一
设计一个16位定点MAC加速器 · 包含流水线 · 饱和与舍入
案例实战一
MAC
23
案例实战二
设计一个单精度浮点加法器 · 支持四种舍入模式 · 完成RTL实现与验证
案例实战二
设计一个单精度浮…
24
案例实战三
设计一个单精度浮点乘法器 · 并集成到简单ALU中 · 完成综合与时序分析
案例实战三
设计一个单精度浮…
25
案例实战四
设计一个浮点除法器(基于SRT-4) · 处理特殊值 · 完成验证与性能评估
案例实战四
SRT-4
26
案例实战五
实现一个FMA单元 · 并与独立乘加对比 · 分析面积和延迟
案例实战五
FMA
27
常见问题与调试技巧
RTL仿真不匹配 · 时序违例 · 功耗过高
常见问题
调试技巧
28
性能评估与优化
面积 · 速度 · 功耗的权衡
性能评估
优化
29
前沿趋势与扩展
AI加速器中的低精度算术 · 可重构算术单元 · RISC-V扩展指令集集成
前沿趋势
扩展
30
综合项目与课程总结
设计一个包含定点MAC和FPU的算术… · 完成从规格到验证的完整流程 · 并总结学习要点
综合项目
课程总结
所属VIP或分类
同VIP:3D-IC设计EDA工具链三维设计流程入门到精通
同VIP:3D-IC设计三维布局布线物理设计入门到精通
同VIP:3D-IC设计与Chiplet异构集成协同:从入门到精通