集成电路制造工艺基础：CMOS工艺步骤、金属层与介质层结构、器件与互连的物理构成
寄生参数提取与仿真的前提，是深刻理解芯片的物理结构。无论是电阻、电容还是电感寄生，其数值大小、分布位置和频率特性，都直接由制造工艺决定。CMOS工艺从硅片裸片到最终成品的每一步——阱注入、栅氧生长、多晶硅沉积、源漏注入、接触孔刻蚀、金属互连与介质填充——都在定义后续寄生参数提取的边界条件。本章从工艺步骤、金属/介质层结构、器件与互连物理构成三个维度，建立寄生参数分析的物理基础。
2.1 CMOS标准工艺步骤与寄生参数来源
标准CMOS工艺通常包含数百道工序，但从寄生参数提取的角度，可以归纳为几个关键阶段。每一道工序不仅定义了器件的电学特性，也直接决定了后续寄生参数的类型和量级。
核心原理：工艺步骤如何产生寄生
CMOS制造的核心是“图形化+掺杂+薄膜沉积”的循环。以典型的1P8M（1层多晶硅、8层金属）工艺为例，主要步骤包括：
- 衬底准备与阱形成：P型硅片经氧化、光刻、离子注入形成N阱和P阱。阱的掺杂浓度和深度直接影响阱电阻和结电容（Cjd）。
- 有源区定义（STI）：浅槽隔离（Shallow Trench Isolation）用于隔离相邻器件。STI的深度和侧壁角度决定了边缘寄生电容和漏电路径。
- 栅极堆叠：生长栅氧（SiO₂或High-K材料），沉积多晶硅并刻蚀形成栅极。栅氧厚度Tox是栅电容Cox的核心参数，多晶硅的掺杂浓度影响栅电阻Rgate。
- 源漏注入与退火：通过离子注入形成源漏区，退火激活掺杂原子。源漏的结深Xj和掺杂轮廓决定了结电容和串联电阻。
- 接触孔与金属互连：沉积介质层，刻蚀接触孔（CT），填充钨（W）形成接触；随后逐层沉积金属（Al或Cu）和介质，形成互连网络。每层金属的厚度、宽度、间距和层间介质厚度（ILD/IMD）直接定义了互连寄生电阻和电容。
判断方法：工艺步骤对寄生参数的影响权重
| 工艺步骤 | 主要寄生参数 | 影响因子 | 典型量级 |
|---|---|---|---|
| 阱注入 | 阱电阻、结电容 | 掺杂浓度、阱深 | Rwell: 1-10 kΩ/□; Cjd: 0.1-1 fF/μm² |
| 栅氧生长 | 栅电容Cox | Tox、介电常数 | Cox: 5-15 fF/μm² |
| 源漏注入 | 结电容、串联电阻 | Xj、掺杂梯度 | Rs: 5-20 Ω/□ |
| 接触孔 | 接触电阻 | 接触面积、材料 | Rct: 5-50 Ω/contact |
| 金属互连 | 线电阻、线电容 | 线宽、间距、层厚 | R: 0.1-1 Ω/□; C: 0.1-0.3 fF/μm |
案例拆解：65nm工艺节点下的器件寄生预算
以某65nm低功耗工艺为例，一个最小尺寸的NMOS（W/L=120nm/60nm）的寄生参数预算如下：
- 栅电容Cox ≈ 1.2 fF（Tox=2.2nm，High-K介质）
- 交叠电容Cgs/Cgd ≈ 0.15 fF（由侧墙厚度决定）
- 结电容Cjd ≈ 0.3 fF（源漏面积约0.05 μm²）
- 栅电阻Rgate ≈ 50 Ω（多晶硅薄层电阻）
这些寄生参数在电路仿真中必须精确建模，否则会导致时序偏差超过15%。
2.2 金属层与介质层结构
现代CMOS工艺的金属互连系统是寄生参数的主要来源。随着工艺节点缩小，金属层数不断增加（从0.35μm的4层到7nm的15层以上），每层金属的物理尺寸和介质材料都不同，寄生参数差异显著。
核心原理：金属层与介质层的物理构成
金属互连系统由多层金属和层间介质（ILD/IMD）交替堆叠而成。以铜互连工艺为例：
- 金属材料：先进工艺使用铜（Cu）替代铝（Al），因为铜的电阻率更低（1.7 μΩ·cm vs 2.7 μΩ·cm）。但铜需要阻挡层（Ta/TaN）和种子层，增加了有效电阻。
- 介质材料：传统SiO₂（k=3.9）逐渐被低k材料（k=2.5-3.0）替代，以降低层间电容。但低k材料的机械强度较差，对封装和CMP工艺提出挑战。
- 层间结构：每层金属通过通孔（Via）连接上下层。通孔的尺寸和数量直接影响垂直方向的电阻和电容。
判断方法：金属层寄生参数的估算流程
- 确定金属层几何参数：从工艺设计套件（PDK）中获取每层金属的厚度（t）、最小宽度（w）、最小间距（s）和介质厚度（h）。
- 计算单位长度电阻：R = ρ/(w×t)，其中ρ为金属电阻率。注意考虑阻挡层的影响，实际有效电阻率比体材料高10-20%。
- 计算单位长度电容：使用平行板模型C = ε×w/h估算底面积电容，再叠加边缘电容（约占总电容的20-40%）。
- 查表或使用场求解器：对于精确提取，使用二维或三维场求解器（如Raphael、Q3D）计算实际结构的电容矩阵。
案例拆解：8层金属互连的寄生参数分布
| 金属层 | 厚度 (μm) | 最小间距 (μm) | 单位电阻 (Ω/□) | 单位电容 (fF/μm) | 主要用途 |
|---|---|---|---|---|---|
| M1 | 0.25 | 0.14 | 0.35 | 0.22 | 局部互连、标准单元内部布线 |
| M2-M3 | 0.28 | 0.16 | 0.30 | 0.19 | 短距离信号互连 |
| M4-M6 | 0.45 | 0.28 | 0.18 | 0.15 | 全局信号、电源/地 |
| M7-M8 | 1.20 | 0.80 | 0.06 | 0.10 | 时钟、高速信号、电源分配 |
从表中可以看出，顶层厚金属的电阻率仅为M1的1/6，适合传输大电流和高速信号。但顶层金属的电容耦合也更大，需要特别注意屏蔽和间距设计。
2.3 器件与互连的物理构成
理解器件和互连的物理结构，是建立寄生参数模型的基础。本节从MOSFET的物理结构出发，分析其寄生参数来源，并扩展到互连系统的寄生效应。
核心原理：MOSFET的寄生参数物理来源
一个完整的MOSFET包含以下寄生参数：
- 栅极寄生：栅氧电容Cox（本征）、栅源交叠电容Cgs、栅漏交叠电容Cgd、栅极电阻Rgate（多晶硅或金属栅的薄层电阻）。
- 源漏寄生：源漏结电容Cjs/Cjd（由源漏区与阱/衬底形成的PN结）、源漏串联电阻Rs/Rd（包括接触电阻、扩散区电阻和沟道延伸电阻）。
- 衬底寄生：衬底电阻Rsub（阱电阻和衬底接触电阻）、衬底电容Csub（阱/衬底结电容）。
判断方法：从版图识别寄生参数
- 查看版图层次：识别有源区（AA）、多晶硅（PO）、接触孔（CT）、金属层（M1-Mn）等层次。
- 计算交叠面积：栅极与源漏区的交叠面积决定了Cgs/Cgd。在版图中，栅极延伸出有源区的部分即为交叠区域。
- 估算结面积：源漏区与阱/衬底的接触面积决定了结电容。注意区分有源区侧壁和底部的电容贡献。
- 提取互连RC：对于互连，需要提取每段金属线的电阻和电容，以及通孔的电阻。
案例拆解：反相器链的寄生参数分析
考虑一个由3级反相器组成的缓冲链，每级反相器的NMOS和PMOS尺寸分别为Wn=1μm、Wp=2μm（L=0.18μm）。其寄生参数如下：
- NMOS：Cox=2.5 fF，Cgs=Cgd=0.3 fF，Cjd=0.8 fF，Rs=Rd=80 Ω
- PMOS：Cox=5.0 fF，Cgs=Cgd=0.6 fF，Cjd=1.6 fF，Rs=Rd=120 Ω
- 互连：M1线长50μm，宽0.3μm，R=50Ω，C=10fF
在仿真中，这些寄生参数会导致信号延迟增加约30%，功耗增加约20%。通过优化版图（减小交叠面积、增加金属线间距），可以降低寄生参数，改善性能。
总结复盘：工艺、结构与寄生参数的关系
本章的核心逻辑可以概括为：工艺步骤决定物理结构，物理结构决定寄生参数，寄生参数影响电路性能。在寄生参数提取与仿真中，必须始终牢记这一链条。具体而言：
- 阱注入和源漏注入决定了结电容和串联电阻；
- 栅氧厚度和栅极材料决定了栅电容和栅电阻；
- 金属层数、厚度和介质材料决定了互连RC；
- 通孔尺寸和数量决定了垂直互连的寄生参数。
只有深入理解这些物理构成，才能准确设置提取参数、判断提取结果，并在电路设计中有效优化寄生效应。