所属分类：芯片半导体与FPGA 当前为单品课程，可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录 咨询 / 购买

芯片设计全流程:从概念到流片从入门到精通

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导论
芯片设计全流程概览 · 产业背景 · 学习路径与工具链总览
课程导论芯片设计全流程概…
02
半导体基础
硅工艺 · 晶体管原理 · CMOS逻辑门
半导体基础硅工艺
03
数字逻辑设计
组合逻辑 · 时序逻辑 · 状态机
数字逻辑设计组合逻辑
04
硬件描述语言（HDL）
Verilog/VHDL语法 · 可综合风格 · testbench编写
HDL硬件描述语言
05
芯片设计流程详解
从规格定义 · 架构设计 · RTL设计
芯片设计流程详解从规格定义
06
规格与架构设计
需求分析 · 性能指标（功耗/面积/速度） · 微架构设计
规格架构设计
07
RTL设计实战
模块划分 · 时钟域设计 · 复位策略
RTL设计实战
08
功能验证方法
验证计划 · 定向测试 · 随机测试
功能验证方法验证计划
09
仿真工具与调试
VCS/Questa/ModelSi… · 波形分析 · 断言（SVA）
仿真工具调试
10
逻辑综合
综合流程 · 约束文件（SDC） · 时序分析基础
逻辑综合综合流程
11
静态时序分析（STA）
时序路径 · 建立/保持时间 · 时钟偏斜
STA静态时序分析
12
形式验证
等价性检查 · 模型检查 · 在流程中的应用
形式验证等价性检查
13
可测试性设计（DFT）
扫描链 · BIST · JTAG
DFT可测试性设计
14
物理设计入门
布局规划 · 标准单元 · 布线
物理设计入门布局规划
15
物理设计进阶
先进工艺节点（FinFET/GAA） · DRC/LVS · 天线效应
物理设计进阶FinFET/GAA
16
功耗分析
动态功耗 · 静态功耗 · 低功耗设计技术（时钟门控
功耗分析动态功耗
17
信号完整性
串扰 · IR drop · 噪声
信号完整性串扰
18
可制造性设计（DFM）与良率
工艺窗口 · OPC · 冗余设计
DFM可制造性设计
19
封装与测试
封装类型 · 芯片测试（晶圆测试/终测） · 可靠性测试
封装测试
20
流片流程
Tapeout检查 · GDSII生成 · 掩模制作
流片流程Tapeout
21
项目实战（一）
从规格到RTL——设计一个简单的RI…
项目实战RTL
22
项目实战（二）
验证环境搭建——使用UVM验证RIS…
项目实战UVM
23
项目实战（三）
综合与STA——完成时序收敛并生成网…
项目实战STA
24
项目实战（四）
物理设计——完成布局布线并生成GDS…
项目实战GDS
25
项目实战（五）
DFT与测试——插入扫描链并生成测试…
项目实战DFT
26
常见问题与调试
仿真不匹配 · 时序违例 · 功耗超标
常见问题调试
27
工具链与脚本
Makefile · Tcl脚本 · Python自动化
工具链脚本
28
行业标准与规范
IP复用 · SOC设计流程 · ARM/开源RISC-V生态
行业标准规范
29
前沿技术
AI辅助设计 · Chiplet · 3D-IC
前沿技术AI
30
综合提升与职业发展
从入门到精通的进阶路径 · 项目经验积累 · 行业资源与认证
综合提升职业发展