所属分类：芯片半导体与FPGA 当前为单品课程，可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录 咨询 / 购买

深度学习加速器 FPGA AI加速器原理

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
学习目标 · 课程结构 · FPGA在AI加速中的定位与优势
课程导入学习目标
02
深度学习基础
神经网络基本结构 · 卷积层 · 全连接层
深度学习基础神经网络基本结构
03
AI计算模式分析
卷积运算 · 矩阵乘法 · 数据复用
AI计算模式分析
04
FPGA基础
可编程逻辑门阵列原理 · 查找表 · 触发器
FPGA可编程逻辑门阵列…
05
FPGA开发流程
RTL设计 · HLS高层次综合 · IP核集成
FPGA开发流程
06
FPGA与GPU/CPU对比
性能 · 功耗 · 延迟
FPGAGPU/CPU
07
AI加速器架构概览
数据流架构 · 脉动阵列 · 片上网络
AI加速器架构概览
08
量化原理
定点数表示 · INT8/INT4量化 · 量化误差
量化原理定点数表示
09
稀疏性利用
剪枝 · 稀疏矩阵存储 · 跳过零值计算
稀疏性利用剪枝
10
数据流优化
行缓冲 · 滑动窗口 · 数据重用
数据流优化行缓冲
11
卷积加速器设计
直接卷积 · im2col+GEMM · Winograd算法
卷积加速器设计直接卷积
12
矩阵乘法加速
脉动阵列原理 · 权重固定 · 输入固定
矩阵乘法加速脉动阵列原理
13
HLS编程实战
使用Vivado HLS/Vitis…
HLS编程实战
14
RTL设计实战
用Verilog实现一个可综合的卷积…
RTL设计实战
15
片上存储优化
BRAM使用 · 多bank划分 · 乒乓缓冲
片上存储优化BRAM
16
流水线设计
计算流水线 · 循环流水 · 数据并行
流水线设计计算流水线
17
系统集成
AXI总线 · DDR访问 · PCIe接口
系统集成AXI
18
FPGA AI加速器案例
基于Xilinx/Intel FPG…
FPGAAI
19
基于FPGA的YOLO目标检测加速
网络结构 · 加速策略 · 性能评估
FPGAYOLO
20
基于FPGA的LSTM/Transformer加速
序列模型特点 · 矩阵分解 · 并行化
FPGALSTM/Transfo…
21
模型压缩与FPGA协同
剪枝 · 量化 · 知识蒸馏在FPGA上的实现
FPGA模型压缩
22
动态可重构技术
部分重配置 · 运行时切换 · 多模型支持
动态可重构技术部分重配置
23
性能评估方法
吞吐量 · 延迟 · 功耗
性能评估方法吞吐量
24
调试与验证
仿真 · 片上调试 · 逻辑分析仪
调试验证
25
常见问题与解决
时序收敛 · 资源不足 · 带宽瓶颈
常见问题解决
26
FPGA AI加速器设计流程
从算法到硬件映射 · 优化迭代
FPGAAI
27
前沿趋势
异构计算 · 自适应计算 · AI编译器与FPGA结合
前沿趋势异构计算
28
综合实战项目
设计一个完整的FPGA CNN加速器 · 支持MNIST/CIFAR分类
综合实战项目FPGA
29
综合实战项目
基于FPGA的实时视频流目标检测系统
综合实战项目FPGA
30
课程总结与进阶路径
知识体系回顾 · 学习资源 · 研究方向
课程总结进阶路径