所属分类：芯片半导体与FPGA 当前为单品课程，可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录 咨询 / 购买

时序分析STA与PrimeTime约束优化

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
学习目标 · STA在数字IC设计流程中的位置 · 课程整体框架与学习方法
课程导入学习目标
02
时序基础概念
时钟周期 · 建立时间 · 保持时间
时序基础概念时钟周期
03
时序路径类型
输入路径 · 输出路径 · 寄存器到寄存器路径
时序路径类型输入路径
04
STA基本流程
从网表 · 约束到时序报告的标准STA流程 · 以及PrimeTime工具的角色
STA基本流程
05
SDC约束基础
时钟定义（create_clock） · 时钟不确定性（set_clock_u… · 时钟延迟（set_clock_lat…
SDC约束基础
06
输入输出延迟约束
set_input_delay · set_output_delay的设… · 含义及对时序分析的影响
输入输出延迟约束set
07
时序例外约束
set_false_path · set_multicycle_pat… · set_max_delay
时序例外约束set
08
时钟组与异步时钟
set_clock_groups · 异步时钟域交互的约束方法及常见问题
时钟组异步时钟
09
生成时钟约束
create_generated_c… · 分频/倍频/相移时钟的约束技巧
生成时钟约束create
10
约束文件组织
SDC文件的结构 · 分层管理 · 复用与维护最佳实践
约束文件组织SDC
11
PrimeTime环境配置
启动方式 · 库文件设置 · 设计读入
PrimeTime环境配置
12
PrimeTime时序报告解读
报告路径 · 报告时钟 · 报告约束
PrimeTime时序报告解读
13
时序路径分析实战
通过一个简单设计 · 使用PrimeTime进行完整STA…
时序路径分析实战通过一个简单设计
14
建立时间违例分析
建立时间违例的原因 · 计算公式 · 定位方法及优化方向
建立时间违例分析建立时间违例的原…
15
保持时间违例分析
保持时间违例的机理 · 修复策略（如插入延迟）及与建立时间的…
保持时间违例分析保持时间违例的机…
16
时钟偏斜与抖动的影响
时钟偏斜对建立/保持时间的影响 · 如何在约束中建模
时钟偏斜抖动的影响
17
片上变异（OCV）与时序签核
OCV概念 · derate设置 · AOCV/POCV简介及PrimeT…
OCV片上变异
18
多模式多角（MMMC）分析
不同工艺角 · 电压 · 温度下的STA
MMMC多模式多角
19
时序收敛策略
从STA结果到布局布线优化 · 常见时序收敛方法（流水线 · retiming
时序收敛策略STA
20
约束优化实战
针对一个给定设计 · 通过修改约束（如多周期路径 · 例外）改善时序报告
约束优化实战针对一个给定设计
21
常见时序问题案例
亚稳态 · 跨时钟域 · 复位释放
常见时序问题案例亚稳态
22
PrimeTime脚本自动化
使用Tcl脚本批量生成约束 · 自动分析报告 · 提高工作效率
PrimeTime脚本自动化
23
与逻辑综合的交互
综合工具中的STA与PrimeTim… · 如何传递约束并保证一致性
逻辑综合的交互STA
24
与物理实现的交互
布局布线后的STA · 寄生参数提取（SPEF）对时序的影响
物理实现的交互STA
25
时序签核标准
signoff criteria · corner选择 · margin设置
时序签核标准signoff
26
低功耗设计中的STA
多电压域 · 电平转换器 · 电源关断对时序约束的影响
STA低功耗设计
27
高级时序分析
脉冲宽度检查 · 时钟门控检查 · 异步复位/置位检查等特殊检查
高级时序分析脉冲宽度检查
28
综合项目实战
从RTL到门级网表 · 编写完整SDC · 使用PrimeTime进行STA并优…
综合项目实战RTL
29
常见问题与调试技巧
时序报告异常 · 约束冲突 · 环境问题等排查方法
常见问题调试技巧
30
课程总结与进阶路径
回顾核心知识点 · 推荐学习资源 · 展望动态时序分析（DTA）与机器学习…
课程总结进阶路径