所属分类：芯片半导体与FPGA 当前为单品课程，可返回上一级继续浏览同方向资料。

← 返回上一级

← 返回所属目录咨询 / 购买

数字IC后端布局布线与时序收敛

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

数字IC后端设计流程概览 · 布局布线与时序收敛在芯片设计中的核心… · 课程目标与学习路径

数字IC后端设计基础

标准单元库 · IO单元 · 宏单元

时序分析基础

建立时间 · 保持时间 · 时钟偏斜

时序分析基础建立时间

静态时序分析（STA）入门

STA原理 · 时序约束（SDC）文件编写基础 · 以及如何通过STA报告定位时序违例

STA静态时序分析

布局规划（Floorplan）

芯片尺寸规划 · IO规划 · 宏单元摆放

Floorplan布局规划

标准单元放置（Placement）

全局布局与详细布局算法 · 单元密度优化 · 拥塞控制

Placement标准单元放置

时钟树综合（CTS）

时钟树结构设计 · 时钟缓冲器插入 · 时钟偏斜与延迟平衡

CTS时钟树综合

布线（Routing）

全局布线 · 详细布线 · 布线资源分配

时序收敛基础

时序收敛的定义 · 目标 · 常见时序违例类型（setup/hol…

时序收敛基础时序收敛的定义

时序约束优化

SDC约束的完善与修正 · 包括时钟约束 · 输入输出延迟约束

时序约束优化SDC

时序修复技术（Setup修复）

缓冲器插入 · 单元尺寸调整 · 逻辑重组

Setup时序修复技术

时序修复技术（Hold修复）

保持时间违例的修复策略 · 包括延迟插入 · 单元尺寸调整

Hold时序修复技术

时序收敛流程实战

从布局到布线的完整时序收敛流程 · 包括迭代优化 · ECO（工程变更单）流程

时序收敛流程实战从布局到布线的完…

功耗与面积优化

低功耗设计技术（门控时钟 · 多电压域 · 电源门控）在后端实现中的集成

功耗面积优化

信号完整性（SI）与串扰

串扰对时序的影响 · 串扰修复方法（屏蔽 · 间距调整

SI信号完整性

IR Drop与电迁移

电源网络IR Drop分析 · 电迁移效应 · 以及它们对时序收敛的影响和修复方法

可制造性设计（DFM）与良率

天线效应 · 金属填充 · 光刻热点修复等DFM技术

DFM可制造性设计

多模式多角（MMMC）分析

不同工艺角 · 电压 · 温度条件下的时序分析

MMMC多模式多角

层次化设计（Hierarchical Design）

模块化后端设计流程 · 顶层与模块级时序收敛 · 以及接口时序约束

HierarchicalDesign

功能ECO和时序ECO的实现方法 · ECO工具使用 · 以及如何快速收敛时序ECO

时序收敛工具实战

主流后端工具（如Synopsys I… · Cadence Innovus）的时…

时序收敛工具实战Synopsys

时序报告解读

setup/hold报告 · 时钟树报告 · 约束报告等关键报告的分析方法

时序报告解读setup/hold

一个简单模块的完整后端流程（从网表到… · 包括布局布线 · 时序收敛和最终签核

案例实战一个简单模块的完…

一个复杂SoC芯片的后端时序收敛挑战 · 包括多时钟域 · 跨时钟域

案例实战SoC

常见问题与调试技巧

时序收敛中常见问题（如时钟偏斜过大 · 拥塞导致布线困难 · 约束冲突）的调试方法

常见问题调试技巧

时序收敛自动化

Tcl脚本编写 · 流程自动化 · 回归测试

时序收敛自动化Tcl

先进工艺节点挑战

FinFET工艺 · 先进节点（7nm及以下）对后端布局布… · 复杂RC）

先进工艺节点挑战FinFET

机器学习在时序收敛中的应用

基于机器学习的时序预测 · 优化策略 · 以及AI辅助后端设计的前沿趋势

机器学习时序收敛

综合与后端协同

逻辑综合与物理实现的交互 · 综合约束传递 · 以及如何通过综合优化为后端时序收敛打…

综合后端协同

课程总结与综合提升

全课程知识体系回顾 · 时序收敛最佳实践总结 · 以及进一步学习资源与职业发展建议

课程总结综合提升