所属分类：芯片半导体与FPGA 当前为单品课程，可返回上一级继续浏览同方向资料。

← 返回上一级

← 返回所属目录咨询 / 购买

数字IC可测试性设计DFT实战

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

DFT的定义 · 重要性 · 在IC设计流程中的位置

课程导入DFT

可测试性基础

故障模型（固定故障 · 跳变故障 · 桥接故障等）

可测试性基础故障模型

DFT基本概念

可观测性 · 可控性 · 测试访问机制

DFT基本概念

扫描链设计基础

扫描触发器原理 · 扫描链结构 · 扫描使能信号

扫描链设计基础扫描触发器原理

扫描链设计实战

使用EDA工具（如DFT Compi… · 处理时钟和复位信号 · 生成扫描链网表

扫描链设计实战EDA

扫描链测试与调试

扫描链测试向量生成 · 故障诊断 · 扫描链失效分析及修复方法

扫描链测试调试

内建自测试（BIST）原理

BIST架构 · LFSR · MISR

BIST内建自测试

存储器BIST实战

Memory BIST设计 · 修复机制（如冗余行/列） · BIST控制器集成与验证

逻辑BIST（LBIST）

LBIST架构 · 伪随机测试模式 · 响应压缩

边界扫描测试（JTAG）

IEEE 1149.1标准 · TAP控制器 · 指令寄存器

JTAG边界扫描测试

在设计中集成JTAG接口 · 编写边界扫描描述语言（BSDL） · 进行互连测试和调试

测试压缩技术

测试向量压缩原理 · 编码方法（如LFSR重播种 · 字典压缩）

测试压缩技术测试向量压缩原理

测试压缩实战

使用工具进行测试压缩 · 评估压缩率与测试时间 · 处理压缩带来的额外面积和时序影响

测试压缩实战使用工具进行测试…

自动测试向量生成原理 · D算法 · PODEM

ATPG自动测试向量生成…

使用ATPG工具生成测试向量 · 设置故障模型 · 分析测试覆盖率与测试向量数量

可测试性设计规则

DFT规则检查（如时钟规则 · 复位规则 · 异步信号处理）

可测试性设计规则DFT

DFT与低功耗设计

低功耗DFT技术（如时钟门控 · 电源门控下的测试策略） · 以及测试模式下的功耗管理

DFT低功耗设计

DFT与物理设计

扫描链重排序 · 布局布线对DFT的影响 · 以及DFT与后端设计的协同

DFT物理设计

片上延迟测试

跳变故障测试 · 路径延迟测试 · 片上时钟控制（OCC）设计

片上延迟测试跳变故障测试

系统级测试与可测试性架构

SoC测试架构 · 测试访问机制（TAM） · 测试调度

系统级测试可测试性架构

DFT验证方法

功能仿真与DFT仿真 · 测试模式仿真 · 覆盖率收集

DFT验证方法

DFT脚本与自动化

Tcl脚本编写 · DFT流程自动化 · 工具命令集成

DFT项目实战（一）

从RTL到扫描链插入的完整流程 · 包括设计准备 · 约束设置

DFT项目实战

DFT项目实战（二）

ATPG与测试向量生成 · 包括故障模型选择 · 覆盖率优化

DFT项目实战

DFT项目实战（三）

BIST集成与验证 · 包括Memory BIST和Logi… · 仿真和调试

DFT项目实战

DFT项目实战（四）

JTAG与边界扫描测试实现 · 包括接口集成 · BSDL生成和互连测试

DFT项目实战

DFT常见问题与调试技巧

扫描链失效 · ATPG低覆盖率 · BIST故障

DFT常见问题

DFT与可制造性设计（DFM）

DFT对良率的影响 · 测试成本优化 · 以及DFT与DFM的协同

DFT前沿技术

压缩测试新方法 · 自适应测试 · 机器学习在DFT中的应用

DFT前沿技术

课程总结与综合提升

回顾核心知识点 · 梳理DFT工程师技能树 · 提供进阶学习路径和项目实践建议

课程总结综合提升