所属分类：芯片半导体与FPGA 当前为单品课程，可返回上一级继续浏览同方向资料。

← 返回上一级

← 返回所属目录咨询 / 购买

台积电CoWoS先进封装大芯片异构集成技术手册

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

CoWoS技术概述

CoWoS全称与定义 · 技术发展历程 · 在先进封装中的战略地位

CoWoS技术概述

异构集成概念

什么是异构集成 · 为何需要异构集成 · 异构集成 vs 传统SoC

异构集成概念什么是异构集成

CoWoS技术路线图

从CoWoS-S到CoWoS-L再到…

CoWoS技术路线图

硅中介层（Si Interposer… · 微凸块（Microbump）与TSV…

局部硅互连（LSI）层 · RDL层与嵌入式桥接芯片（Chip-…

基于RDL的中介层 · 有机基板与高密度互连

大芯片定义与挑战

什么是大芯片（Large Die） · 光罩限制 · 良率挑战

大芯片定义挑战

Chiplet设计哲学

从单片集成到多芯片分解 · Die-to-Die接口标准（UCI… · BoW）

Chiplet设计哲学

CoWoS封装工艺流程

晶圆准备 · 中介层制造 · 芯片贴装

CoWoS封装工艺流程

TSV（硅通孔）技术

TSV制造流程 · 深宽比 · 电镀与绝缘层工艺

微凸块（Microbump）与混合键合（Hybrid Bonding）

间距演进 · Cu-Cu直接键合

MicrobumpHybrid

CoWoS中的热管理

热阻模型 · 散热路径 · TIM材料与集成散热盖（IHS）

电源完整性（PI）设计

PDN网络 · 去耦电容布局 · IR Drop分析

PI电源完整性

信号完整性（SI）设计

高速信号布线 · 串扰抑制 · 阻抗匹配

SI信号完整性

CoWoS翘曲控制

CTE失配 · 翘曲机理 · 工艺补偿与载具设计

CoWoS翘曲控制

测试与良率管理

Known Good Die（KGD… · 晶圆级测试 · 封装后测试

测试良率管理

CoWoS与HBM集成

HBM内存堆叠 · CoWoS-S中介层上的HBM布局 · 带宽计算

CoWoS与AI加速器

NVIDIA/AMD/Google等…

CoWoS与网络芯片

数据中心交换机 · 路由器芯片的异构集成方案

CoWoS网络芯片

CoWoS与CPU/GPU融合

AMD MI300 · NVIDIA Grace Hoppe…

CoWoS基板技术

有机基板 vs 陶瓷基板 · BT树脂与ABF膜层叠

CoWoS基板技术

CoWoS中的无源器件集成

MIM电容 · Trench电容 · 集成电感

CoWoS无源器件集成

光互连与CoWoS

片上光引擎 · 硅光集成 · 未来CPO（共封装光学）趋势

CoWoS设计工具与流程

EDA工具链（Cadence/Syn… · 设计规则检查（DRC） · 热-电协同仿真

CoWoS设计工具

CoWoS可靠性测试

温度循环（TCT） · 湿度敏感（MSL） · 电迁移（EM）

CoWoS可靠性测试

CoWoS成本分析

中介层成本 · 良率成本 · 测试成本

CoWoS成本分析

CoWoS vs 其他先进封装

对比InFO · FOWLP · 5D/3D IC

CoWoS生态与供应链

台积电 · 日月光 · 矽品

CoWoS未来展望

3D IC堆叠 · 混合键合间距缩小至1μm以下 · 系统级封装（SiP）融合

CoWoS未来展望

CoWoS实战案例设计

一个8芯片异构集成系统的概念设计 · 布局规划与性能预估

CoWoS实战案例设计