所属分类：芯片半导体与FPGA 当前为单品课程，可返回上一级继续浏览同方向资料。

← 返回上一级

← 返回所属目录咨询 / 购买

单品资料《FPGA深度学习加速器设计与实现

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

学习目标 · 课程结构 · FPGA深度学习加速器概述

课程导入学习目标

FPGA架构 · 查找表 · 触发器

深度学习基础

神经网络核心概念 · 卷积层 · 全连接层

深度学习基础神经网络核心概念

深度学习模型压缩与量化

剪枝 · 权重量化 · 激活量化

深度学习模型压缩量化

FPGA深度学习加速器架构设计

数据流架构 · 计算阵列 · 片上存储层次

FPGA深度学习加速器架…

硬件描述语言与高层次综合

Verilog/VHDL基础 · HLS工具使用 · C/C++到RTL转换

硬件描述语言高层次综合

卷积神经网络加速器设计

卷积计算映射 · 输入/输出通道分块 · 循环展开

卷积神经网络加速…卷积计算映射

全连接层与池化层加速

矩阵乘法优化 · 数据复用 · 池化逻辑实现

全连接层池化层加速

存储系统设计

片上BRAM/URAM使用 · DDR接口 · 数据搬运DMA

存储系统设计BRAM/URAM

流水线与并行化策略

流水线级划分 · 多计算单元并行 · 任务级并行

流水线并行化策略

FPGA开发工具链

Vivado · Vitis HLS · Vitis AI

FPGA开发工具链

基于HLS的加速器实现

使用HLS编写卷积模块 · 优化指令（pipeline · unroll

基于RTL的加速器实现

手写Verilog实现卷积计算单元 · 状态机控制 · 时序设计

量化推理引擎设计

定点卷积 · 定点矩阵乘 · 量化参数存储

量化推理引擎设计定点卷积

内存带宽优化技术

数据分块 · 行缓冲 · 双缓冲

内存带宽优化技术数据分块

典型CNN模型部署

LeNet · AlexNet · VGG

目标检测模型加速

YOLO · SSD等模型在FPGA上的实现 · 多尺度特征图处理

目标检测模型加速YOLO

循环神经网络加速

LSTM/GRU硬件实现 · 门控计算 · 时间步展开

循环神经网络加速LSTM/GRU

Transformer加速器设计

注意力机制硬件化 · 矩阵乘法加速 · Softmax实现

Transformer加速器设计

FPGA与CPU/GPU协同设计

异构计算架构 · PCIe接口 · 数据交互

性能评估与优化

吞吐量 · 延迟 · 功耗

性能评估优化

常见问题与调试技巧

时序违例 · 资源不足 · 数据冲突

常见问题调试技巧

基于Pynq-Z2的MNIST分类器

案例实战Pynq-Z2

基于ZCU104的YOLOv3目标检… · 编译 · 硬件实现

案例实战ZCU104

基于Alveo U250的BERT推… · 内存优化 · 多引擎并行

案例实战Alveo

自定义CNN加速器IP核设计 · 集成到SoC · 驱动开发

案例实战CNN

前沿趋势与进阶方向

稀疏化加速 · 动态量化 · 可重构计算

前沿趋势进阶方向

设计一个完整的FPGA深度学习加速系… · 架构设计 · 模块实现

综合项目FPGA

课程总结与复习

核心知识点回顾 · 设计方法论总结 · 常见误区

课程总结复习

结业考核与拓展

综合测试 · 项目答辩 · 进阶学习路径

结业考核拓展