所属分类：芯片半导体与FPGA 当前为单品课程，可返回上一级继续浏览同方向资料。

← 返回上一级

← 返回所属目录咨询 / 购买

全额支付DFT可测试性设计ATPG测试向量生成入门到精通

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

DFT与ATPG的定义 · 重要性 · 在芯片设计流程中的位置

课程导入DFT

可测试性设计基础

可测试性概念 · 故障模型（固定故障 · 跳变故障等）

可测试性设计基础可测试性概念

扫描链设计入门

扫描触发器原理 · 扫描链结构 · 扫描使能信号

扫描链设计入门扫描触发器原理

扫描链插入方法

全扫描与部分扫描 · 扫描链插入流程 · 扫描链平衡与优化

扫描链插入方法全扫描

ATPG基础概念

ATPG原理 · 测试向量生成目标 · 确定性ATPG与随机ATPG

ATPG基础概念

D算法与路径敏化

D算法原理 · 路径敏化 · 布尔差分

D算法路径敏化

PODEM与FAN算法

PODEM算法流程 · 回溯策略 · FAN算法改进

基于扫描的ATPG

扫描测试向量生成流程 · 扫描链加载与捕获 · 移位与捕获时序

ATPG基于扫描的

故障仿真与覆盖率分析

故障仿真方法（串行 · 并行 · 并发）

故障仿真覆盖率分析

ATPG工具使用入门

主流ATPG工具（如Tessent · Modus · DFT Compiler）基本操作

ATPG工具使用入门

测试库与模型

标准单元库中的测试信息 · 测试库格式（如Verilog · VHDL

测试库模型

测试向量格式与ATE接口

WGL · STIL · VCD等格式

ATE测试向量格式

扫描链测试与诊断

扫描链故障类型 · 扫描链测试向量生成 · 扫描链诊断方法

扫描链测试诊断

压缩测试技术

测试数据压缩原理 · X-tolerant压缩 · MISR与LFSR

压缩测试技术测试数据压缩原理

BIST与ATPG结合

内建自测试基础 · BIST架构 · BIST与ATPG互补

时序电路ATPG

时序故障模型 · 时序ATPG挑战 · 基于扫描的时序测试

ATPG时序电路

低功耗DFT与ATPG

低功耗测试技术 · 功耗约束下的向量生成 · 门控时钟与隔离单元

DFT与物理设计协同

DFT约束与布局布线 · 扫描链重排 · 时钟树综合与DFT

DFT物理设计协同

ATPG脚本与自动化

Tcl脚本编写 · ATPG流程自动化 · 回归测试

小型设计DFT插入与ATPG流程

案例实战DFT

扫描链故障诊断与修复：模拟故障注入 · 诊断流程 · 修复策略

案例实战扫描链故障诊断

覆盖率提升优化：分析低覆盖率原因 · 改进测试向量 · 增加观察点

案例实战覆盖率提升优化

压缩测试向量生成 · 验证覆盖率与压缩率

案例实战压缩测试向量生成

常见问题与解决

ATPG运行时间过长 · 内存不足 · 覆盖率不达标

常见问题解决

基于学习的ATPG · 机器学习在测试生成中的应用 · 自适应测试

高级主题ATPG

硬件安全与可测试性 · 安全测试向量 · 防篡改设计

多时钟域与异步设计测试

跨时钟域测试 · 异步电路ATPG · 同步器与测试

多时钟域异步设计测试

DFT与良率分析

测试向量与良率关系 · 缺陷诊断 · 良率学习

DFT良率分析

从零开始设计一个完整DFT方案并生成… · 包括文档与报告

综合项目DFT

课程总结与进阶路径

核心知识回顾 · 常见误区 · 行业趋势

课程总结进阶路径