所属分类：芯片半导体与FPGA 当前为单品课程，可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录 咨询 / 购买

全额支付AXI总线深度解析与实战

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
学习目标 · 课程结构 · AXI总线在SoC设计中的核心地位与…
课程导入学习目标
02
AXI总线基础
AXI协议概述 · 通道架构 · 读写通道独立机制
AXI总线基础
03
全额支付概念解析
全额支付在AXI事务中的定义 · 与部分支付的区别 · 应用场景（如DMA
全额支付概念解析AXI
04
AXI通道详解
读地址通道 · 读数据通道 · 写地址通道
AXI通道详解
05
握手协议与时序
VALID/READY握手规则 · 握手依赖关系 · 避免死锁的时序约束
握手协议时序
06
突发传输机制
AXI突发类型（FIXED/INCR… · 突发长度与大小计算 · 地址递增规则
突发传输机制AXI
07
全额支付与突发传输
全额支付如何影响突发传输的地址对齐 · 数据节拍计数与响应生成
全额支付突发传输
08
AXI数据总线宽度与对齐
数据总线宽度配置 · 窄传输与宽传输 · 字节通道选择与写 strobe 逻辑
AXI数据总线宽度
09
读写事务流程
读事务完整流程 · 写事务完整流程 · 全额支付下事务完成条件与响应状态
读写事务流程读事务完整流程
10
AXI QoS与支付优先级
QoS信号作用 · 全额支付事务的优先级设置 · 仲裁策略与带宽保障
AXIQoS
11
AXI 原子访问与锁定
原子操作（Exclusive/Swa… · 锁定访问与全额支付结合时的协议约束
AXI原子访问
12
AXI 低功耗接口
时钟控制 · 电源域切换 · 全额支付事务在低功耗模式下的处理
AXI低功耗接口
13
AXI 错误处理与响应
OKAY/EXOKAY/SLVERR… · 全额支付失败时的错误恢复机制
AXI错误处理
14
AXI 顺序与乱序
事务ID机制 · 乱序完成 · 全额支付对顺序一致性的影响
AXI顺序
15
AXI 内存模型与一致性
内存类型（Device/Normal… · 缓存属性 · 全额支付与缓存一致性协议（如ACE）…
AXI内存模型
16
AXI 性能分析
吞吐量 · 延迟 · 带宽利用率
AXI性能分析
17
AXI 验证方法
UVM验证组件 · 覆盖率模型 · 全额支付场景的定向测试与随机测试
AXI验证方法
18
AXI 断言与形式验证
SVA断言编写 · 常见协议违例检测 · 全额支付时序断言
AXI断言
19
AXI 总线互联设计
交叉开关 · 仲裁器 · 地址解码
AXI总线互联设计
20
AXI 与 AHB/APB 桥接
桥接设计要点 · 协议转换 · 全额支付跨桥时的时序与数据完整性
AXIAHB/APB
21
AXI 在 FPGA 中的实现
Xilinx AXI IP 使用 · 定制 AXI 外设 · 全额支付接口的 RTL 实现
AXIFPGA
22
AXI 在 ASIC 中的实现
综合 · 时序收敛 · 物理设计考虑
AXIASIC
23
实战项目一
设计一个支持全额支付的 AXI 主设… · 实现读写事务并仿真验证
实战项目一AXI
24
实战项目二
设计一个支持全额支付的 AXI 从设… · 处理突发读写并正确响应
实战项目二AXI
25
实战项目三
搭建 AXI 互联系统 · 集成多个主从设备 · 验证全额支付事务的仲裁与路由
实战项目三AXI
26
实战项目四
使用 UVM 搭建 AXI 验证环境 · 编写全额支付场景的测试用例并收集覆盖…
实战项目四UVM
27
常见问题与调试
握手死锁 · 数据错位 · 响应超时
常见问题调试
28
性能优化实战
通过调整突发长度 · 数据宽度 · QoS 等参数提升全额支付事务的效率
性能优化实战通过调整突发长度
29
综合提升
AXI 协议进阶（AXI4 · AXI4-Lite · AXI4-Stream 对比）
综合提升AXI
30
课程总结与展望
核心知识回顾 · 学习路径建议 · AXI 总线未来发展趋势与全额支付相…
课程总结核心知识回顾