4、PUF分类体系:强PUF与弱PUF、硅PUF与非硅PUF、基于存储/延迟/振荡器等分类

物理不可克隆功能(PUF)的核心价值在于利用芯片制造过程中不可避免的工艺偏差(如掺杂浓度、线宽、氧化层厚度等)产生独特的、不可预测的“指纹”信息。然而,PUF并非单一技术,而是涵盖多种实现原理和应用的家族。理解PUF的分类体系,是进行硬件安全方案选型、安全性评估和工程实现的基础。本章将从安全性维度(强/弱PUF)、物理载体维度(硅/非硅PUF)以及信号产生机制维度(存储/延迟/振荡器等)三个层面,系统梳理PUF的分类体系,并给出工程实践中的选型建议与常见误区。

PUF 分类体系总览 按安全性维度 按物理载体维度 强 PUF 大量挑战-响应对 (CRP) 弱 PUF 少量/固定CRP 密钥存储 硅 PUF IC制造偏差 CMOS工艺 非硅 PUF 光学/射频/ 材料特性 按信号产生机制维度 存储类 PUF SRAM PUF Latch PUF / DFF PUF 蝴蝶 PUF 延迟类 PUF 仲裁器 PUF 毛刺 PUF 环形振荡器 PUF 振荡器类 PUF RO-PUF 频率偏差检测 抖动提取 混合/其他类 忆阻器 PUF 量子点 PUF 涂层 PUF 工程选型要点 • 安全等级要求:强PUF用于认证,弱PUF用于密钥生成 • 成本与面积:SRAM PUF零额外面积,仲裁器PUF需时序约束 • 环境鲁棒性:延迟类对温度/电压敏感,需补偿电路

4.1 核心原理:从安全性、物理载体与信号机制三个维度解构PUF

PUF分类体系的设计初衷,是为了帮助安全架构师和芯片设计工程师在项目初期就能明确需求边界。从安全性维度看,强PUF(Strong PUF)与弱PUF(Weak PUF)的区分标准是挑战-响应对(CRP,Challenge-Response Pair)的数量和不可预测性。强PUF理论上拥有指数级的CRP空间,攻击者即使截获部分响应,也无法推断出其他挑战对应的响应,因此适用于设备认证、防克隆等场景。弱PUF的CRP数量极少(通常只有一个或几个固定挑战),其输出直接作为密钥使用,重点在于防止物理攻击(如探针、FIB切割)对密钥的直接提取。

从物理载体维度看,硅PUF(Silicon PUF)利用标准CMOS工艺中的随机掺杂波动和线宽偏差,成本低、易集成,是当前商用化程度最高的类型。而非硅PUF(如光学PUF、射频PUF、涂层PUF)则利用材料的光学散射、电磁响应或介电常数随机性,通常需要额外的封装或外部读取设备,多用于高安全级别的防伪场景。

从信号产生机制维度看,PUF的物理随机性最终需要转换为电信号。存储类PUF利用上电时存储单元(如SRAM)的随机初始状态;延迟类PUF利用路径延迟的随机偏差;振荡器类PUF则通过比较振荡频率的差异来提取随机性。这三类机制在面积、功耗、稳定性和抗建模攻击能力上各有优劣,是工程选型的核心考量。

4.2 判断方法:如何根据应用场景选择PUF类型

在实际项目中,选择PUF类型不能仅凭技术偏好,必须结合系统级安全需求、芯片面积预算、工作环境以及量产测试成本进行综合判断。以下是工程化的选型判断流程:

  1. 明确安全目标:如果目标是设备身份认证(如IoT节点接入服务器),应选择强PUF(如仲裁器PUF),因为其CRP空间大,可防止重放攻击;如果目标是生成根密钥用于数据加密,应选择弱PUF(如SRAM PUF),因为其输出稳定且可直接用于密钥派生。
  2. 评估物理攻击威胁模型:若攻击者可能进行芯片开盖、微探针探测,则需选择对物理接触敏感的PUF(如涂层PUF),或者采用弱PUF配合主动屏蔽层。若攻击者仅能进行远程软件攻击,则延迟类PUF即可满足要求。
  3. 检查工艺与IP可用性:SRAM PUF无需额外模拟电路,可直接利用芯片上已有的SRAM阵列,但需要后处理逻辑(如纠错电路)。仲裁器PUF需要精确的时序约束和布线对称性,对后端物理设计团队要求较高。
  4. 环境适应性测试:在-40°C至85°C的温度范围内和0.8V至1.2V的电压波动下,测量PUF响应的误码率(BER)。若BER超过10^-6,则必须增加纠错开销或选择更稳定的PUF结构。
经验提醒:在FPGA原型验证阶段,优先选择SRAM PUF或RO-PUF,因为这两种结构不依赖ASIC特有的模拟工艺,可以在Xilinx或Intel FPGA上快速实现。而仲裁器PUF在FPGA上实现时,由于布线延迟不可控,往往需要大量人工约束,不建议在原型阶段使用。

4.3 案例拆解:智能门锁芯片中的PUF选型实战

某智能门锁主控芯片项目,采用40nm工艺,目标是通过CC EAL4+认证。安全需求包括:① 设备唯一身份认证(与手机APP通信);② 本地密钥存储(用于加密门锁日志);③ 防物理攻击(防止攻击者通过JTAG或探针提取密钥)。

初始方案:设计团队最初计划使用单一的SRAM PUF,因为其实现简单且已有成熟IP。但经过安全评估发现,SRAM PUF属于弱PUF,其CRP数量固定,无法满足设备认证场景中“每次会话使用不同挑战”的要求。攻击者若截获一次认证过程中的挑战-响应对,即可实施重放攻击。

分析过程:团队重新审视需求,决定采用混合PUF架构。具体方案如下:

  • 身份认证:采用仲裁器PUF(强PUF),利用128位挑战生成64位响应。通过FPGA原型验证,在25°C、1.0V条件下,片间汉明距离(HD)为49.8%,片内HD为0.3%,满足认证要求。
  • 密钥存储:采用SRAM PUF(弱PUF),利用芯片上8KB SRAM的上电初始值,通过模糊提取器(Fuzzy Extractor)生成128位根密钥。在-40°C至85°C范围内,经过纠错后密钥稳定率为99.999%。
  • 防物理攻击:在SRAM PUF上方覆盖金属屏蔽层,并接入主动网格传感器,一旦检测到开盖或探针接触,立即触发密钥自毁。

结果对比:混合方案相比单一SRAM PUF方案,面积增加了约0.05mm²(主要是仲裁器PUF的时序逻辑),功耗增加约0.2mW,但安全等级显著提升。在CC EAL4+认证测试中,该方案顺利通过了故障注入和侧信道攻击测试。

复盘经验:PUF选型不是“二选一”,而是根据安全需求进行组合。强PUF负责动态认证,弱PUF负责静态密钥,两者互补。同时,物理屏蔽层与PUF的结合是应对物理攻击的有效手段,但会增加封装成本,需在项目早期与封装厂沟通。

4.4 常见误区与总结复盘

在PUF分类体系的学习和工程应用中,以下误区需要特别警惕:

误区一:认为强PUF一定比弱PUF更安全。实际上,强PUF虽然CRP空间大,但更容易受到建模攻击(Machine Learning Attack)。攻击者通过收集大量CRP,可以训练神经网络模型预测未知挑战的响应。因此,强PUF必须配合轻量级认证协议(如HB#协议)或定期更新挑战集合。弱PUF虽然CRP少,但输出直接作为密钥,只要物理防护到位,其安全性同样很高。
误区二:混淆“振荡器类PUF”与“延迟类PUF”的边界。环形振荡器PUF(RO-PUF)本质上属于延迟类PUF,因为其频率差异来源于门延迟的偏差。但RO-PUF通过频率计数将延迟信息转换为数字信号,而仲裁器PUF直接比较两条路径的延迟大小。在分类时,应关注其信号提取方式,而非仅看名称。
误区三:忽略PUF的“可重复性”与“唯一性”之外的第三指标——随机性。一个好的PUF不仅要求片间差异大(唯一性)、片内稳定(可重复性),还要求输出比特的0/1分布均匀(随机性)。若PUF输出存在偏置(如70%为1),攻击者可利用该统计特性降低猜测难度。在测试中,必须使用NIST SP 800-22随机性测试套件进行验证。

总结复盘:PUF分类体系是硬件安全设计的“地图”。工程师应首先根据安全目标确定强/弱PUF方向,再结合工艺条件选择硅/非硅载体,最后根据面积、功耗和稳定性要求确定具体的信号机制(存储/延迟/振荡器)。在项目实践中,建议建立PUF选型评估矩阵,将安全等级、面积开销、功耗、BER、抗建模能力、物理防护需求等指标量化打分,避免凭经验拍板。

分类维度 子类型 典型实现 CRP数量 主要应用 工程注意事项
安全性 强PUF 仲裁器PUF、毛刺PUF 指数级 设备认证、防克隆 需防建模攻击,协议层配合
弱PUF SRAM PUF、Latch PUF 固定/少量 密钥生成、ID存储 需纠错电路和模糊提取器
物理载体 硅PUF 所有CMOS工艺PUF — SoC集成、低成本 受工艺偏差影响,需统计建模
非硅PUF 光学PUF、涂层PUF — 高安全防伪、防拆 需外部读取设备,封装复杂
信号机制 存储类 SRAM、DFF、蝴蝶PUF 固定 密钥存储 上电状态需稳定,注意温度影响
延迟类 仲裁器、毛刺PUF 指数级 认证 布线对称性要求高,需时序约束
振荡器类 RO-PUF 中等 密钥生成、ID 频率计数时间影响功耗,需校准
工程实践要点:无论选择哪种PUF,都必须建立完整的测试与校准流程。建议在芯片量产阶段加入PUF自检模式(BIST),在晶圆测试(CP)和封装测试(FT)阶段分别采集PUF响应数据,用于评估良率和稳定性。对于延迟类和振荡器类PUF,还需要在测试程序中加入温度-电压扫描,建立响应变化的补偿模型。