2、电子基础回顾：电阻、电容、电感、二极管、三极管、集成电路等常用元件的符号、封装与电气特性

在进入PCB原理图设计与Layout实战之前，必须先建立对常用电子元器件的系统性认知。原理图上的每一个符号都对应着真实的物理器件，而Layout中的每一个焊盘和走线都在与这些器件的电气特性、寄生参数和热特性打交道。本章将围绕电阻、电容、电感、二极管、三极管和集成电路六大类元件，从原理图符号、常见封装、核心电气参数、选型要点到PCB设计中的工程注意事项进行完整梳理，为后续的电路设计与调试打下坚实的硬件基础。

2.1 电阻：从阻值到Layout的寄生考量

核心原理：电阻是PCB上最基础的被动元件，其本质是对电流产生阻碍作用的导体。在原理图中，电阻符号通常表示为矩形（国际标准）或锯齿线（美标），标注为R加序号，如R1、R2。电阻的电气特性主要由阻值（Ohm）、额定功率（W）、精度（%）、温度系数（TCR，ppm/°C）四个参数决定。在高速数字电路中，电阻的寄生电感（ESL）和寄生电容（EPC）会显著影响信号完整性，例如在串联匹配电阻中，过大的寄生电感会导致信号过冲加剧。

封装与选型：贴片电阻常见封装尺寸包括0402（1.0mm×0.5mm）、0603（1.6mm×0.8mm）、0805（2.0mm×1.25mm）、1206（3.2mm×1.6mm）等。封装尺寸越大，额定功率越高，但寄生参数也越大。对于普通信号电路，0603和0402是主流选择；对于电源电路中的采样电阻或预充电阻，需选用1206或更大封装以承受功率。直插电阻（如1/4W碳膜电阻）在PCB设计中已逐渐减少，但在高压或高功率场景中仍有应用。

常见误区：初学者容易忽略电阻的功率降额。在高温环境或高密度PCB中，电阻的实际功耗不应超过额定功率的70%。例如，一个额定功率为1/10W的0603电阻，在85°C环境温度下，实际允许功耗可能只有额定值的50%。此外，在精密电路中，应选用低温漂（如±25ppm/°C）的电阻，否则温度变化会导致电路工作点漂移。

2.2 电容：储能、滤波与去耦的核心

核心原理：电容的符号是两条平行线，标注为C加序号。其基本特性是储存电荷、隔直通交。在PCB设计中，电容主要承担三种角色：电源去耦（Decoupling）、信号耦合（AC Coupling）和滤波（Filtering）。电容的关键参数包括容值（F）、额定电压（V）、等效串联电阻（ESR）、等效串联电感（ESL）和温度特性。对于电源完整性设计，ESR和ESL往往比容值本身更重要——低ESR的MLCC（多层陶瓷电容）是电源去耦的首选。

分类与选型：陶瓷电容（MLCC）具有小体积、低ESR、高频率特性的优点，但容值受直流偏压影响显著（X5R/X7R在额定电压下容值可能衰减50%以上）。钽电容容量大、稳定性好，但耐压能力弱，且对浪涌电流敏感，需降额使用。电解电容容量最大，但ESR高、寿命有限，主要用于电源输入端的低频滤波。在Layout中，去耦电容的放置位置比容值选择更重要：每个IC的电源引脚旁应放置0.1μF（100nF）高频去耦电容，并尽量靠近引脚，走线宽度不小于电源走线宽度。

案例拆解：某MCU最小系统板在调试时出现偶发复位，经排查发现3.3V电源轨上的去耦电容布局不当。原设计中，0.1μF电容放置在距离MCU电源引脚5mm处，且走线经过一个过孔再回到引脚，导致去耦回路电感过大。当MCU内部数字电路同时翻转时，电源电压跌落超过200mV，触发欠压复位。改进措施：将0.1μF电容移至MCU引脚正下方（0402封装），并增加一个4.7μF的X7R电容在3mm范围内，同时优化电源走线为星形拓扑。改进后，电源纹波从120mV降至35mV，复位问题彻底解决。

2.3 电感与磁珠：电源滤波与信号隔离

核心原理：电感的符号是线圈或半圆，标注为L加序号。电感的核心特性是通直阻交，即对直流呈现低阻抗，对交流呈现高阻抗。在PCB中，电感主要用于开关电源的储能元件、LC滤波电路以及EMI抑制。电感的三大关键参数是感值（H）、饱和电流（Isat）和直流电阻（DCR）。饱和电流是电感磁芯饱和时的电流值，超过该值后电感量急剧下降，可能导致电路失效。

磁珠与电感的区别：磁珠（Ferrite Bead）在原理图中通常用L或FB标注，其本质是一个高频损耗元件，将高频能量转化为热能。磁珠的阻抗随频率变化，在100MHz时达到峰值。在Layout中，磁珠常用于电源入口的EMI滤波，而电感则用于DC-DC转换器的功率路径。磁珠的直流电阻（DCR）通常比电感小，但高频阻抗远高于同尺寸电感。

Layout注意事项：功率电感下方应保持铜皮完整，但不要在电感正下方铺设其他信号走线，因为电感的磁场会耦合到邻近走线，产生串扰。同时，电感周围的铜皮应保持一定距离（至少0.5mm），避免涡流效应导致电感温度升高。在开关电源布局中，电感应靠近开关节点（SW），以减小高频辐射环路面积。

2.4 二极管与三极管：极性器件与驱动电路

二极管核心原理：二极管的符号是三角形加竖线，标注为D加序号。其核心特性是单向导电性，正向导通压降（VF）通常为0.3V（肖特基）至0.7V（硅管）。二极管的关键参数包括反向击穿电压（VRRM）、正向电流（IF）和反向恢复时间（trr）。在PCB设计中，二极管常用于整流、续流、钳位和防反接保护。肖特基二极管具有低VF和快恢复特性，适合开关电源的续流电路；TVS二极管则用于ESD和浪涌保护。

三极管核心原理：三极管（BJT）的符号是三条线交汇，标注为Q加序号，分为NPN和PNP两种类型。三极管是电流控制器件，基极电流（IB）控制集电极电流（IC），放大倍数hFE（β）通常在100~300之间。三极管的三大工作状态是截止、放大和饱和。在数字电路中，三极管主要工作在截止和饱和状态，作为开关使用；在模拟电路中，则工作在放大状态。三极管的封装以SOT-23最为常见，引脚排列为B（基极）、C（集电极）、E（发射极）。

常见误区：初学者常将三极管的基极直接连接到MCU的GPIO引脚，而忽略基极限流电阻。当GPIO输出高电平时，如果没有限流电阻，基极电流可能达到数十毫安，超过GPIO的驱动能力，导致MCU损坏。正确做法是：GPIO通过1kΩ~4.7kΩ电阻连接到基极，同时基极对地接一个100kΩ下拉电阻，确保上电瞬间三极管处于截止状态。

2.5 集成电路：核心器件的电源与信号完整性

核心原理：集成电路（IC）是将多个晶体管、电阻、电容集成在半导体芯片上的功能模块，符号通常为矩形方框，标注为U加序号。IC的引脚分为电源引脚（VCC/VDD/GND）、信号引脚（输入/输出/双向）和特殊功能引脚（使能、复位、时钟等）。在PCB设计中，IC的Layout质量直接决定整个系统的性能。电源完整性（PI）和信号完整性（SI）是IC布局的两大核心目标。

IC布局的通用规则：首先，IC的电源引脚必须就近放置去耦电容，且电容的接地端应直接连接到IC的GND引脚或最近的GND过孔，形成最小的电流回路。其次，高速信号引脚（如时钟、数据线）的走线应避免与电源走线平行，减少串扰。第三，IC下方的GND铜皮应保持完整，不要分割，为回流电流提供低阻抗路径。对于BGA封装的IC，扇出（Fan-out）过孔的位置和尺寸需要精心规划，确保每个电源和地引脚都有独立的过孔连接内层电源平面。

案例拆解：某通信模块的电源设计采用DC-DC转换器（TPS5430）为FPGA供电。初始Layout中，DC-DC的电感放置在PCB边缘，且下方有信号走线穿过。调试时发现FPGA核心电压（1.0V）纹波高达80mV，且通信误码率上升。分析认为，电感下方的信号走线耦合了开关噪声，同时电感远离DC-DC芯片导致SW节点走线过长，辐射增大。改进措施：将电感移至DC-DC芯片附近（距离不超过5mm），SW节点走线缩短至3mm，并在电感下方铺设完整GND铜皮作为屏蔽。改进后，纹波降至25mV，误码率恢复正常。此案例说明，功率器件的Layout位置直接影响信号质量，必须优先规划。

2.6 元件选型与PCB设计的协同决策

核心原理：元件选型不是孤立的采购行为，而是与PCB设计紧密关联的工程决策。选型时需同时考虑电气性能、封装尺寸、热特性、成本与供货周期。在原理图设计阶段，就应确定每个元件的具体封装，并在Layout前完成元件库的建立与验证。一个常见的错误是：原理图设计时使用通用符号，到Layout阶段才发现封装不匹配，导致返工。

选型与Layout的协同流程：首先，根据电路功能需求确定元件类型和关键参数（如电阻阻值、电容容值、IC型号）。其次，评估PCB的尺寸和层数约束，选择适合的封装尺寸。例如，在空间受限的便携设备中，应优先选择0402电阻和0201电容，但需考虑焊接工艺能力。第三，进行热仿真或经验估算，确认元件的功耗与散热需求，必要时增加散热焊盘或铜皮。最后，建立元件库时，确保原理图符号、PCB封装和3D模型三者一致，避免引脚映射错误。

总结复盘：本章从电阻、电容、电感、二极管、三极管和集成电路六大类元件出发，系统梳理了它们的符号、封装、电气特性与PCB设计要点。核心要点可以归纳为：电阻关注功率与寄生参数，电容关注去耦位置与直流偏压，电感关注饱和电流与磁场干扰，二极管关注VF与恢复时间，三极管关注基极驱动与散热，IC关注电源完整性与信号完整性。在实际项目中，元件选型与Layout设计必须同步推进，通过反复迭代和评审，才能确保电路设计的可靠性与可制造性。下一阶段的学习将进入原理图绘制规范与PCB布局策略，请务必掌握本章的基础知识，为后续的实战操作做好准备。