4、包络跟踪技术原理：ET的基本概念、包络提取方法、包络放大器与RF PA的协同工作方式

包络跟踪（Envelope Tracking, ET）是当前4G/5G基站和终端射频前端中提升功率放大器（PA）效率的关键技术之一。与传统的固定电压供电（如平均功率跟踪APT）不同，ET技术通过实时跟踪射频信号的包络变化，动态调整PA的漏极或集电极供电电压，使PA始终工作在接近饱和区的效率峰值点。本章将从ET的基本概念出发，深入解析包络提取的工程实现方法，并重点阐述包络放大器（ET PA的供电调制器）与RF PA之间的协同工作机制，帮助学员建立从信号理论到硬件实现的完整认知。

上图展示了ET系统的完整信号与电源协同链路。RF输入信号经耦合器分为两路：一路进入PA的射频输入端口，另一路进入包络提取模块。包络提取模块输出与RF信号包络成比例的基带信号，该信号经包络放大器（Envelope Amplifier, EA）转换为动态供电电压Vcc_ET，直接为PA的漏极供电。同时，基带/DPD模块与包络路径之间需要精确的时延对齐，确保电压变化与RF信号到达PA的时间严格同步。下面我们将从三个层面展开：ET的基本概念与效率收益、包络提取的工程方法、以及包络放大器与PA的协同设计要点。

4.1 ET的基本概念与效率提升机理

核心原理：传统PA采用固定电压供电（如28V或5V），当RF信号功率回退（如从P3dB回退6~8dB）时，PA的漏极效率急剧下降。这是因为PA的漏极电压摆幅受限于供电电压，而电流摆幅随输入功率降低而减小，导致PA远离饱和区工作。ET技术通过让供电电压Vcc跟随RF包络的瞬时幅度变化，使PA的漏极电压摆幅始终接近饱和电压，从而在功率回退区间维持较高的效率。

从数学角度看，PA的漏极效率定义为：

η_drain = P_RF_out / P_DC = (V_amp² / 2R_L) / (Vcc × I_DC)

在固定供电下，Vcc恒定，当输出功率降低时，V_amp减小，而I_DC仅略微下降，导致效率近似线性下降。在ET模式下，Vcc ≈ V_amp + V_knee（V_knee为饱和压降），使得V_amp/Vcc比值始终接近1，效率得以保持。典型ET系统在6dB功率回退时，可将PA效率从约20%提升至40%~50%，对于5G NR 200MHz带宽信号，采用ET后PA平均效率可提升8~12个百分点。

4.2 包络提取方法：从模拟检波到数字CORDIC

操作流程：包络提取是ET系统的前端关键环节，其精度和带宽直接影响整体性能。工程上主要有三种实现路径：

1. 二极管检波法：利用肖特基二极管的非线性特性，将RF信号整流为基带包络。优点是电路简单、成本低；缺点是检波效率低、温度稳定性差、带宽受限（通常<100MHz），适用于窄带系统或作为辅助检测。
2. 混频/零中频法：将RF信号与本振混频后经低通滤波得到I/Q基带信号，再计算I²+Q²的平方根。该方法精度高、带宽大，但需要额外的本振和混频器，功耗和面积较大。
3. 数字CORDIC法：在数字域直接对I/Q数据流执行CORDIC（坐标旋转数字计算机）算法，实时计算幅度√(I²+Q²)。该方法精度最高、可编程性强，且能与DPD共用数字前端，是当前5G NR宽带ET的主流方案。

数字CORDIC提取的典型流程如下：

// 伪代码示例：CORDIC包络提取
for each sample (I[n], Q[n]):
    // 初始化
    x = I[n]; y = Q[n]; z = 0;
    // 迭代旋转（N次，N=12~16）
    for i = 0 to N-1:
        d = (y < 0) ? 1 : -1;
        x_new = x - d * y * 2^(-i);
        y_new = y + d * x * 2^(-i);
        z += d * atan(2^(-i));
        x = x_new; y = y_new;
    // 包络幅度 = x * K (K≈1.64676)
    envelope[n] = x * 1.64676;

4.3 包络放大器与RF PA的协同工作方式

协同架构：包络放大器（EA）是ET系统的功率核心，其性能直接决定供电电压的跟踪精度和整体效率。EA通常采用混合架构：线性级（Class-AB）负责提供高带宽、低纹波的电压输出，开关级（Class-D/Class-E）负责提供大部分平均电流以提高效率。两者通过电流检测和滞回控制实现负载分配。

EA与PA的协同设计需关注以下关键参数：

• 带宽匹配：EA的闭环带宽需≥5倍信号带宽（如100MHz信号需≥500MHz），否则包络跟踪会出现相位滞后和幅度衰减。
• 时延对齐：RF路径与包络路径的时延差需控制在±1ns以内。时延失配会导致PA输出出现AM-AM失真和AM-PM失真，严重时产生频谱再生。
• 电压裕量：EA输出电压需留出V_knee裕量（通常0.5~1V），避免PA进入深度饱和区导致增益塌陷。
• 电流能力：EA峰值电流需覆盖PA最大漏极电流的1.2~1.5倍，同时需考虑开关级电感电流纹波。

案例拆解：某5G NR 3.5GHz基站PA模块，采用ET技术前后对比：

该案例中，ET系统采用数字CORDIC包络提取+混合EA架构，EA开关频率为100MHz，线性级带宽800MHz。时延对齐通过FPGA内的可编程延迟线实现，粗调步进1ns，精调步进0.1ns。实测时延失配控制在±0.5ns以内，ACLR满足3GPP要求。