3、LVDS电气规范：驱动端输出特性（VOD、VOS、VOCM）、接收端输入特性、差分阻抗匹配、端接电阻计算

LVDS（Low Voltage Differential Signaling，低电压差分信号）接口的工程可靠性，本质上取决于对电气规范的精确把控。与单端信号不同，LVDS 依靠两根线之间的电压差（而非对地电压）来传输信息，因此其驱动端输出特性、接收端输入特性以及传输线阻抗匹配构成了一个完整的信号完整性闭环。本章将深入拆解 LVDS 电气规范中的核心参数，包括驱动端的 VOD、VOS、VOCM，接收端的输入阈值与迟滞，以及差分阻抗匹配与端接电阻的工程计算方法，帮助学员建立从器件手册到 PCB 设计的量化分析能力。

3.1 驱动端输出特性：VOD、VOS、VOCM 的物理含义与测量

LVDS 驱动端的核心任务是将并行或串行的逻辑电平转换为一对具有固定压差的差分信号。理解驱动端输出特性，首先需要区分三个极易混淆的电压参数：VOD（差分输出电压）、VOS（输出失调电压）和VOCM（输出共模电压）。VOD 定义为 P 端与 N 端之间的电压差值，即 VOD = |V(P) - V(N)|，它直接决定了接收端能否可靠识别逻辑“0”或“1”。根据 TIA/EIA-644 标准，在 100Ω 端接电阻且电源电压为 3.3V 时，VOD 的典型值为 350mV，允许范围为 250mV 至 450mV。VOS 则定义为 P 端与 N 端电压的算术平均值，即 VOS = (V(P) + V(N)) / 2，它反映了差分信号对地的直流偏置水平。VOCM 在工程实践中通常与 VOS 混用，但严格来说，VOCM 更强调驱动端在空载或带载条件下的共模输出电平，其典型值为 1.2V，允许范围为 1.125V 至 1.375V。

从电路实现角度看，LVDS 驱动端通常由一个恒流源（典型电流 3.5mA）驱动一对 MOS 管开关构成。当电流流过外部 100Ω 端接电阻时，根据欧姆定律 VOD = I × R = 3.5mA × 100Ω = 350mV，这与标准值完全吻合。VOS 的稳定性取决于驱动芯片内部的共模反馈环路（CMFB），该环路确保无论输出逻辑状态如何变化，P 端和 N 端的平均电压始终维持在 1.2V 附近。工程测量时，应使用高阻抗探头（≥1MΩ）分别测量 P 端和 N 端对地电压，然后通过示波器的数学功能计算 V(P)-V(N) 得到 VOD 波形，以及 (V(P)+V(N))/2 得到 VOS 波形。需要注意的是，测量点必须位于端接电阻的接收端一侧，且探头地线应尽可能短，以避免引入额外的寄生电感导致波形振铃。

3.2 接收端输入特性：阈值、迟滞与共模范围

LVDS 接收端的输入特性设计目标是在保证高输入阻抗的同时，提供足够的噪声容限。接收端通常由差分放大器构成，其输入阻抗典型值大于 100kΩ，这意味着接收端几乎不从传输线吸取直流电流，从而保证了端接电阻上的电压降完全由驱动电流决定。接收端的差分输入阈值电压（VTH）定义为输出逻辑翻转时对应的输入差分电压，标准规定 VTH 的值必须小于 100mV，即当 V(P)-V(N) > +100mV 时，接收端输出确定为逻辑“1”；当 V(P)-V(N) < -100mV 时，输出为逻辑“0”。为了增强抗干扰能力，现代 LVDS 接收器内部集成了约 25mV 至 50mV 的迟滞（Hysteresis），这可以防止输入信号在阈值点附近缓慢变化时产生振荡。

接收端的输入共模电压范围（VICR）是另一个关键参数。TIA/EIA-644 标准规定接收端必须能容忍 0V 至 2.4V 的输入共模电压，这意味着即使发送端和接收端的地电位存在较大偏差（例如两端设备由不同电源供电），只要共模电压在此范围内，接收端仍能正确解码。工程设计中，若系统存在长距离传输（如超过 10 米），应优先选择具有更宽 VICR 的接收器芯片，并考虑使用交流耦合电容来隔离直流共模电压。但需注意，交流耦合会改变信号的低频分量，对于包含低频分量的数据流（如长时间连续发送“0”或“1”），需要采用编码方案（如 8b/10b）来保证直流平衡。

3.3 差分阻抗匹配与端接电阻计算

差分阻抗匹配是 LVDS 布线中最核心的工程环节。LVDS 传输线要求差分阻抗（Zdiff）为 100Ω ±10%，这通常通过一对间距均匀、线宽一致的微带线或带状线实现。差分阻抗与单端阻抗（Z0）的关系为 Zdiff ≈ 2 × Z0 × (1 - k)，其中 k 为耦合系数。当两条线紧密耦合时，k 值增大，Zdiff 会低于 2×Z0。因此，在 PCB 设计时，不能简单地将单端 50Ω 的两条线直接视为 100Ω 差分，而必须使用阻抗计算工具（如 Polar SI9000、Saturn PCB Toolkit）根据叠层结构、介电常数、线宽、线距进行精确计算。对于 4 层板常见的叠层（信号-地-电源-信号），表层微带线差分阻抗 100Ω 的典型线宽/线距约为 5mil/5mil（具体取决于板厂工艺）。

端接电阻的计算与放置位置直接相关。对于点对点连接，标准做法是在接收端跨接一个 100Ω 电阻（RT），该电阻与差分阻抗匹配，吸收驱动端输出的全部能量，防止反射。计算端接电阻的公式为 RT = Zdiff。若驱动端距离接收端较近（< 0.5 英寸），且信号速率较低（< 100Mbps），有时可以省略端接电阻，但为了信号完整性最佳实践，建议始终保留。对于多点（Multidrop）总线结构，端接策略更为复杂：通常需要在总线两端各接一个 100Ω 电阻，且每个接收节点的输入电容会降低有效阻抗，此时可能需要将端接电阻调整为 90Ω 或 110Ω 以补偿容性负载。工程中，应使用 TDR（时域反射计）测量实际 PCB 走线的差分阻抗，确保偏差在 ±10% 以内。

3.4 实战案例：8 米 LVDS 视频传输链路调试

某工业相机项目需要将 24 位 RGB 数据以 720p@60Hz 格式通过 LVDS 接口传输至 8 米外的显示控制板。初始设计采用 4 对 LVDS 差分线，PCB 走线长度约 3 英寸，端接电阻 100Ω 放置在接收端。样机测试时发现，在高温（60℃）环境下，画面出现随机水平条纹，且误码率随温度升高而恶化。

分析过程：首先使用示波器测量接收端 TP 点的差分波形，发现 VOD 幅度仅为 280mV，低于正常值 350mV。进一步测量 VOS，发现其漂移至 1.45V，超出规范上限 1.375V。初步判断为驱动芯片在高温下输出电流下降，导致 VOD 减小。但更换驱动芯片后问题依旧。随后使用 TDR 测量 PCB 差分阻抗，发现实际阻抗为 85Ω，低于设计值 100Ω。原因是 PCB 叠层中信号层与参考平面间距偏大，且差分线间距过近，导致耦合过强。85Ω 的阻抗与 100Ω 端接电阻不匹配，产生约 8% 的反射，反射波叠加在信号上，降低了有效 VOD 并抬高了 VOS。

解决步骤：1) 重新计算叠层参数，将信号层到参考平面距离从 4mil 调整为 3.5mil；2) 将差分线线距从 5mil 增大至 7mil，以降低耦合系数，使 Zdiff 回升至 100Ω；3) 将端接电阻从 100Ω 调整为 95Ω（1% 精度），以补偿连接器带来的 5Ω 寄生阻抗；4) 在接收端芯片电源引脚增加 0.1μF 去耦电容，抑制高温下电源纹波对 VOS 的影响。改版后，实测 VOD 稳定在 340mV，VOS 为 1.22V，在 85℃ 环境下连续运行 48 小时无误码。

3.5 常见误区与设计总结

• 误区一：认为 LVDS 是电流驱动，不需要精确匹配阻抗。实际上，虽然 LVDS 驱动为恒流源，但传输线阻抗不匹配会导致反射，反射波会改变端接电阻上的压降，从而影响 VOD 的稳定性。
• 误区二：将 VOS 与 VOCM 完全等同。VOS 是测量值，VOCM 是设计目标值。在驱动芯片内部，VOCM 由共模反馈环路控制，但受电源电压和温度影响，实际 VOS 可能偏离 VOCM。设计时应预留 ±50mV 的容差。
• 误区三：端接电阻使用普通贴片电阻即可。对于高速 LVDS（> 500Mbps），应使用低寄生电感（< 0.5nH）的 0402 或 0201 封装电阻，且电阻两端到差分线的走线应尽量短（< 100mil），避免形成短桩线。
• 误区四：忽略接收端输入电容的影响。虽然接收端输入阻抗很高，但输入电容（通常 2-5pF）会与传输线阻抗形成低通滤波器，限制带宽。对于长距离传输，应选择低输入电容的接收器，并在布线时尽量减少过孔数量。

总结而言，LVDS 电气规范的工程落地需要同时关注驱动端、传输线和接收端三个环节。驱动端的 VOD 和 VOS 决定了信号的质量基线，接收端的阈值和共模范围决定了容忍度，而差分阻抗匹配和端接电阻则是连接两者的桥梁。在实际项目中，建议在原理图设计阶段就明确标注 VOD/VOS 的测试点（TP）和端接电阻的精度要求（1%），并在 PCB 布局时预留 TDR 测试焊盘，以便在调试阶段快速定位问题。只有将规范参数转化为可测量、可验证的工程指标，才能真正发挥 LVDS 接口低功耗、高速率的优势。