4、基站射频系统架构：基站发射链路架构、PA在基站中的位置与作用、多频段多制式对PA的要求

上图展示了基站发射链路从基带到天线的完整信号流向。PA位于上变频与输出匹配之间，是发射链路中唯一处理大信号的有源器件。其左侧为小信号驱动级，右侧为无源输出网络，下方为反馈与偏置控制。值得注意的是，DPD反馈路径从PA输出耦合回基带，形成闭环线性化，这是现代基站PA设计的必备环节。电源域与多频段要求则从系统层面约束了PA的选型与架构。

4.1 基站发射链路架构

4.1.1 核心原理：从基带到天线的信号链

基站发射链路（Transmit Chain）的典型架构可分解为数字基带、模拟上变频、射频驱动、功率放大、输出滤波与天线六个功能块。在4G/5G宏基站中，信号链通常采用“零中频”或“低中频”架构，以减少镜像抑制的复杂度。基带产生的I/Q数字信号经过DAC转换为模拟信号，再通过正交混频器上变频至射频载波。混频器输出为小信号（通常-10dBm至+5dBm），需经过驱动放大器（Driver Amplifier）将信号提升至PA所需的输入电平（约0dBm至+10dBm）。PA将信号放大至数十瓦量级（典型宏站单载波功率40W~80W），最终通过天线辐射。

从系统角度看，发射链路的设计目标是在满足频谱模板（Spectrum Emission Mask）和EVM指标的前提下，最大化整机效率。PA作为最后一级有源放大，其效率直接决定了基站功耗的50%~70%。因此，链路预算中PA的增益、饱和功率（Psat）和回退功率（Back-off）是核心参数。例如，一个40W平均功率的LTE载波，若PAPR为8dB，则PA的峰值功率需达到40W×10^(8/10)≈250W，这意味着PA的饱和功率必须留有足够余量。

4.1.2 判断方法：链路预算与增益分配

设计发射链路时，首先进行链路预算。从PA输出反推所需驱动功率：若PA增益为18dB，目标输出为46dBm（40W），则输入需28dBm。驱动放大器需提供28dBm输出，其增益为25dB时，输入需3dBm。混频器输出需达到3dBm，DAC满摆幅输出通常为0dBm，因此混频器需提供3dB增益。通过这种逐级反推，可确定各级的增益与线性度要求。同时需注意，驱动放大器的OIP3应比PA的输入三阶交调点（IIP3）高至少10dB，避免驱动级成为非线性瓶颈。

4.1.3 案例拆解：典型5G宏站发射链路设计

某运营商5G宏站项目，要求支持3.5GHz频段，单载波200MHz带宽，平均输出功率120W（50.8dBm），PAPR 9dB。设计选用GaN Doherty PA，饱和功率为250W（54dBm），增益17dB，漏极效率在6dB回退时为48%。链路预算如下：PA输入需33.8dBm，驱动级选用增益22dB的GaN驱动，输出33.8dBm，输入需11.8dBm。混频器输出为11.8dBm，DAC输出0dBm，混频器增益需12dB。实际设计中，混频器选用无源H桥混频器加一级增益补偿，最终整机ACLR在DPD开启后达到-58dBc，EVM为1.8%，满足3GPP要求。该设计的风险点在于PA的散热：250W饱和功率下，热耗约130W，需采用液冷板+均温板方案，保证结温低于200°C。

4.1.4 常见误区与总结

• 误区1：只关注PA效率而忽略驱动级效率。驱动级虽功率小，但若效率低，整机效率仍会下降2~3个百分点。
• 误区2：链路增益分配过于紧张，导致PA输入过驱动，进入压缩区，ACLR恶化。
• 误区3：忽略输出隔离器损耗。隔离器插损0.3dB意味着PA输出功率需额外增加0.3dB，效率下降约1%。

总结：发射链路设计需从系统角度平衡增益、线性度与效率，PA的选型与偏置设计应结合链路预算与DPD能力综合评估。

4.2 PA在基站中的位置与作用

4.2.1 核心原理：PA的功能边界

PA在基站中承担三大核心功能：功率放大（将小信号提升至天线所需功率）、线性度保障（在放大过程中尽量不引入失真）、效率转换（将直流功率高效转换为射频功率）。PA位于发射链路的末级，其输出直接连接天线系统，因此其性能直接影响覆盖范围。在宏基站中，PA通常采用Doherty架构，利用载波放大器与峰值放大器的负载调制效应，在6~8dB回退点保持高效率。在微基站或小基站中，由于功率要求较低（1~5W），可采用单管AB类或包络跟踪（ET）架构。

PA的作用不仅限于放大，还包括：隔离前后级（通过反向隔离减少负载牵引对前级的影响）、温度补偿（通过偏置电路调整静态工作点）、驻波保护（通过反射检测实现降功率或关断）。在MIMO系统中，每个天线通道对应一个PA，PA间的相位一致性对波束赋形至关重要。

4.2.2 判断方法：PA选型的关键参数

1. 频率范围：需覆盖目标频段，且增益平坦度优于±0.5dB。
2. 饱和功率Psat：需大于峰值功率需求，留出至少1dB余量。
3. 回退效率：在PAPR对应的回退点，效率应高于40%。
4. 线性度：在额定输出下，IMD3应低于-30dBc（未加DPD时）。
5. 热阻：结到壳热阻应低于0.5°C/W，确保散热可行。

4.2.3 案例拆解：PA偏置电路设计

某GaN PA采用C类偏置，栅极电压-2.8V，漏极电压32V。初始上电时，若先加漏极电压而栅极未加负压，GaN管将因过流而烧毁。因此，偏置时序必须为：先加栅极负压，再开漏极电源。实际电路采用负压产生芯片（如LM2990）与漏极开关（如MOSFET）联动，通过逻辑控制确保时序。同时，栅极电路需加入RC低通滤波（R=10Ω，C=100nF）防止射频泄漏，漏极需加入λ/4微带线偏置馈电，并在馈电点并联100pF、100nF、4.7µF三级去耦电容。温度补偿方面，采用NTC电阻（10kΩ）与运算放大器构成偏置调整电路，使静态电流在-40°C至+85°C范围内变化小于±5%。

4.2.4 常见误区与总结

• 误区1：认为PA增益越高越好。增益过高易引起自激，且稳定性变差。
• 误区2：忽略PA的负载牵引效应。输出匹配需在目标频段内进行负载牵引仿真，而非简单共轭匹配。
• 误区3：偏置电路设计过于简单，导致低频振荡或射频自激。

总结：PA是发射链路中唯一的有源大信号器件，其设计需综合考虑偏置、匹配、散热与保护电路，任何一环缺失都可能导致性能不达标或可靠性问题。

4.3 多频段多制式对PA的要求

4.3.1 核心原理：多频段多制式的挑战

现代基站需同时支持2G/3G/4G/5G多种制式，以及多个频段（如700MHz、800MHz、1.8GHz、2.1GHz、2.6GHz、3.5GHz）。这对PA提出了宽带化、可重构与高线性度的要求。首先，PA需在较宽的频率范围内保持增益平坦和效率稳定，这要求采用宽带匹配网络或可调匹配网络。其次，不同制式的信号特性差异显著：GSM信号PAPR为0dB（恒定包络），LTE/NR信号PAPR为8~10dB，因此PA需在不同回退点均保持可接受的效率。最后，多制式同时发射时，PA需处理复合信号，其峰值功率为各信号峰值之和，进一步提高了对Psat的要求。

多频段PA的实现方案包括：宽带PA（单PA覆盖多个频段，如1.8~2.7GHz）、可调匹配PA（通过可变电容或开关切换匹配网络）、多路并行PA（每个频段独立PA，通过开关或合路器选择）。宽带PA设计难度大，但节省空间；可调匹配PA灵活性高，但插入损耗大；多路并行PA性能最优，但成本与面积增加。

4.3.2 判断方法：多频段PA的指标分解

从上表可见，高频段（3.5GHz）对PA的带宽、功率与线性度要求最高。设计时需优先满足高频段指标，再兼顾低频段。若采用宽带PA方案，需在3.5GHz处优化匹配，同时保证700MHz处增益不低于15dB。

4.3.3 案例拆解：三频段PA模块设计

某设备商开发一款支持700MHz/2.1GHz/3.5GHz的三频段PA模块，用于多频段宏站。方案采用三路独立PA，通过高隔离开关选择输出。每路PA均采用GaN Doherty架构，但针对不同频段优化匹配网络。700MHz PA采用LDMOS（成本低），2.1GHz与3.5GHz采用GaN。模块尺寸为150mm×100mm×20mm，散热采用铝基板+热管。实测结果：700MHz效率42%，2.1GHz效率45%，3.5GHz效率47%，ACLR均满足要求。该方案的代价是成本较高（三路PA），但性能可靠，且便于独立优化。复盘发现，3.5GHz PA的输入匹配需额外增加一级补偿网络，以抵消Doherty合路器的寄生电容影响。

4.3.4 常见误区与总结

• 误区1：试图用一个宽带PA覆盖所有频段，导致高频效率低、低频增益不足。
• 误区2：忽略多制式同时发射时的峰值功率叠加，导致PA过压缩。
• 误区3：DPD带宽不足，无法校正宽带信号的记忆效应。

总结：多频段多制式对PA的要求可归纳为“宽带、高效、高线性、可重构”。设计时需根据运营商频谱规划，选择合理的PA架构，并在系统层面配合DPD、ET等技术，才能实现性能与成本的平衡。