📚 课程目录第2章相控阵基础

二、相控阵基础：阵列天线基本概念、阵元间距、波束指向、阵列因子与方向图

相控阵雷达与通信系统的核心思想，是通过控制阵列中每个天线单元的激励幅度与相位，使得电磁波在特定方向上同相叠加、在其他方向上相互抵消，从而形成可电控扫描的窄波束。本章从阵列天线的基本概念出发，逐步推导阵元间距、波束指向、阵列因子与方向图之间的数学关系，为后续数字波束成形（DBF）算法设计奠定理论基础。理解这些基础概念，是FPGA实现中正确配置移相器、加权系数与通道校准的前提。

2.1 阵列天线的基本概念与关键参数

阵列天线是由多个独立的天线单元（阵元）按照一定空间几何规律排列而成的天线系统。在相控阵中，最常见的排列方式是均匀线阵（ULA，Uniform Linear Array）和均匀平面阵（UPA，Uniform Planar Array）。每个阵元可以是微带贴片、偶极子、波导缝隙或喇叭天线，其单元方向图通常较宽，而阵列合成的方向图则具有高增益、窄波束和可控指向的特性。

描述阵列天线性能的核心参数包括：

阵元数（N）：决定阵列自由度与最大增益。N越大，波束越窄，旁瓣控制能力越强，但通道数与硬件成本同步增加。
阵元间距（d）：以工作波长λ的倍数表示，通常取d=λ/2。间距过大会产生栅瓣，间距过小则阵元间互耦增强，且波束宽度变宽。
工作频率与波长（f, λ）：λ=c/f，决定了波数k=2π/λ，直接影响相位差计算。
幅度加权（aₙ）：用于控制旁瓣电平，如泰勒加权、切比雪夫加权等。
相位加权（φₙ）：用于控制波束指向，是相控阵电扫的核心。

  工程提示：在FPGA实现中，阵元数N直接对应ADC通道数与数字下变频（DDC）通道数。例如，一个32通道的相控阵接收机，FPGA需要并行处理32路I/Q数据，每路包含幅度加权系数与相位旋转因子（可通过CORDIC算法或复数乘法实现）。

2.2 阵元间距的选择：栅瓣抑制与互耦权衡

阵元间距d是阵列设计中最关键的几何参数。根据阵列天线理论，当d超过λ/2时，阵列因子会出现除主瓣以外的极大值，称为栅瓣（Grating Lobe）。栅瓣会导致能量向非期望方向辐射或接收，造成测向模糊和干扰。

栅瓣出现的条件为：

sinθ_gl = sinθ_0 ± m·λ/d   (m = 1, 2, 3...)

其中θ_0为主瓣指向。当d=λ/2时，|sinθ_gl|≥1，栅瓣在可见空间（-90°~+90°）内不出现。当d>λ/2时，栅瓣进入可见空间，且d越大，栅瓣越靠近主瓣。

阵元间距 d	栅瓣情况	波束宽度（3dB）	互耦影响	典型应用
d < λ/2	无栅瓣，但波束宽	较宽（> 100°/N）	强互耦，需校准	低频段、宽波束覆盖
d = λ/2	无栅瓣（临界）	标准（约 102°/N）	中等，可接受	大多数相控阵系统
λ/2 < d < λ	有栅瓣，需限制扫描角	较窄	较弱	有限扫描范围系统
d ≥ λ	多个栅瓣	很窄	弱	极少使用，除非特殊设计

风险提示：在FPGA波束成形算法中，栅瓣无法通过数字加权消除，只能通过硬件间距设计规避。若系统要求大扫描角（如±60°），必须严格保证d≤λ/2。在阵列综合阶段，应使用电磁仿真软件（如HFSS、CST）验证互耦对方向图的影响。

2.3 波束指向控制：相位梯度的计算与实现

波束指向θ₀是通过在各阵元之间施加线性相位梯度实现的。对于均匀线阵，第n个阵元的补偿相位为：

φₙ = -n·k·d·sinθ₀ = -n·(2π/λ)·d·sinθ₀

负号表示相位补偿方向与波程差方向相反。在FPGA中，该相位值通常量化为相位字（Phase Word），送入数字移相器或复数乘法器。

实现波束指向控制的典型流程如下：

确定扫描角θ₀：根据任务需求（如目标搜索范围）设定。
计算相位梯度Δφ：Δφ = (2π/λ)·d·sinθ₀，单位为弧度。
生成各阵元相位：φₙ = n·Δφ，n=0,1,...,N-1。
相位量化：若使用B位移相器，则相位字 = round(φₙ / (2π/2^B))。
写入FPGA寄存器：通过SPI或并行总线更新各通道相位。

经验之谈：在FPGA中，sinθ₀的计算通常使用查找表（LUT）或CORDIC算法。对于实时扫描场景，建议预先计算好不同θ₀对应的相位梯度表，存储在Block RAM中，扫描时直接查表更新，避免实时三角函数计算带来的延迟。

2.4 阵列因子与方向图综合

阵列因子AF(θ)描述了阵列对空间不同方向信号的响应。对于均匀线阵，其表达式为：

AF(θ) = Σ aₙ·e^(j·n·(k·d·sinθ + φₙ))   (n=0 到 N-1)

当φₙ = -n·k·d·sinθ₀时，AF(θ)在θ=θ₀处取得最大值。方向图|AF(θ)|的3dB波束宽度近似为：

θ_3dB ≈ 0.886·λ / (N·d·cosθ₀)   （弧度）

可见，波束宽度随N增大而变窄，随扫描角增大而变宽（cosθ₀项）。

方向图综合中还需关注以下指标：

第一旁瓣电平（SLL）：均匀加权时约-13.2dB，可通过幅度加权降至-30dB以下。
波束指向误差：由相位量化误差、通道幅相不一致引起，需通过校准补偿。
零点位置：可用于干扰置零，通过自适应算法调整权重实现。

2.5 案例拆解：8单元线阵的波束指向计算与FPGA实现

假设设计一个8单元均匀线阵，工作频率f=10GHz（λ=30mm），阵元间距d=15mm（λ/2），要求波束指向θ₀=30°。

第一步：计算相位梯度

Δφ = (2π/λ)·d·sin30° = (2π/0.03)·0.015·0.5 = π/2 弧度 = 90°

各阵元相位为：φ₀=0°, φ₁=90°, φ₂=180°, φ₃=270°, φ₄=360°(=0°), φ₅=450°(=90°), φ₆=540°(=180°), φ₇=630°(=270°)。

第二步：相位量化

若使用6位移相器（分辨率5.625°），则相位字为：

n=0: 0/5.625 = 0
n=1: 90/5.625 = 16
n=2: 180/5.625 = 32
n=3: 270/5.625 = 48
n=4: 360/5.625 = 64 → 取模64后为0
n=5: 450/5.625 = 80 → 取模64后为16
n=6: 540/5.625 = 96 → 取模64后为32
n=7: 630/5.625 = 112 → 取模64后为48

第三步：FPGA实现

在FPGA中，将上述相位字存入8个寄存器，每个通道的复数乘法器将输入信号乘以e^(jφₙ)。对于正交采样信号I/Q，该乘法等价于：

I_out = I_in·cos(φ) - Q_in·sin(φ)
Q_out = I_in·sin(φ) + Q_in·cos(φ)

使用Xilinx的Complex Multiplier IP核或自行编写流水线乘法器实现。8路输出相加后即为波束合成信号。

第四步：验证与校准

在暗室中测量实际方向图，对比理论方向图。若发现波束指向偏差超过1°，需检查各通道的幅度/相位一致性，并通过校准矩阵进行修正。校准系数可存储在FPGA的EEPROM中，上电时自动加载。

  复盘要点：本案例中，相位量化误差最大为2.8125°（半LSB），引起的波束指向误差约为0.3°，满足大多数雷达系统要求。若需更高精度，可增加移相器位数或使用数字相位补偿（在FPGA中通过高精度复数乘法实现）。

2.6 常见误区与设计复盘

在相控阵基础设计中，以下误区需要特别警惕：

误区一：认为d越大越好。虽然大间距可降低互耦和成本，但栅瓣风险急剧上升。务必在系统设计初期用仿真验证扫描范围内的栅瓣情况。
误区二：忽略阵元方向图的影响。阵列方向图 = 阵元方向图 × 阵列因子。即使阵列因子在宽角度内都有响应，阵元方向图（如贴片天线的半功率波束宽度约±60°）会限制实际扫描范围。
误区三：相位量化位数越高越好。6位移相器（5.625°步进）在大多数应用中已足够，更高位数带来成本上升但性能提升有限。FPGA中可通过数字相位旋转实现更精细的相位补偿。
误区四：忽视通道间幅相不一致。实际硬件中，各通道的放大器增益、滤波器插损、线缆长度差异会导致幅相误差，必须通过校准网络（如内置校准源或外接校准天线）进行补偿。

设计参数	推荐值/范围	对FPGA实现的影响
阵元数N	16~128（典型）	决定并行通道数、乘法器资源消耗
阵元间距d	λ/2（标准）	决定相位梯度范围，影响相位字宽度
相位分辨率	6~8 bit	决定相位查找表大小与乘法精度
幅度加权位数	8~12 bit	影响旁瓣抑制效果与乘法器位宽
扫描角范围	±60°（典型）	决定sinθ查找表深度与CORDIC迭代次数

总结而言，相控阵波束成形的基础在于对阵列几何、相位关系与方向图理论的深刻理解。在FPGA实现中，这些理论转化为具体的相位字计算、复数乘法、加权累加等数字信号处理操作。只有将阵列理论与数字实现紧密结合，才能设计出高性能、高可靠性的数字波束成形系统。下一阶段的学习将聚焦于数字波束成形的FPGA架构设计，包括流水线处理、资源优化与实时校准技术。