所属分类：硬件射频与高速接口 当前为单品课程，可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录 咨询 / 购买

DDR3DDR4存储器控制器与PHY设计精讲

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
DDR3/DDR4存储器系统概述 · 课程目标 · 学习路径
课程导入DDR3/DDR4
02
存储器基础
DRAM工作原理 · 存储阵列结构 · 读写操作时序
存储器基础DRAM
03
DDR3与DDR4规格对比
引脚定义 · 电气特性 · 速度等级
DDR3DDR4
04
DDR4关键新技术
伪开漏（POD）接口 · VREF校准 · 命令/地址奇偶校验
DDR4关键新技术
05
存储器控制器架构
控制器功能划分 · 命令调度 · 数据通路
存储器控制器架构控制器功能划分
06
控制器核心模块设计
初始化状态机 · 刷新控制器 · 读写数据通路
控制器核心模块设…初始化状态机
07
命令调度与仲裁
优先级策略 · Bank/Row/Column管理 · 读写切换优化
命令调度仲裁
08
时序参数解析
DDR3/DDR4标准时序参数含义 · 时序计算 · 时序约束检查方法
时序参数解析DDR3/DDR4
09
PHY架构概述
PHY功能模块 · 时钟树 · 延迟锁定环（DLL）
PHY架构概述
10
PHY关键模块设计
读写数据选通（DQS）处理 · 数据对齐 · 眼图监测
PHY关键模块设计
11
时钟与复位设计
差分时钟生成 · PLL/DLL设计 · 时钟分配网络
时钟复位设计
12
信号完整性基础
传输线效应 · 反射 · 串扰
信号完整性基础传输线效应
13
DDR3/DDR4 PCB设计要点
布线拓扑 · 阻抗控制 · 端接策略
DDR3/DDR4PCB
14
仿真验证方法
IBIS模型使用 · 时域仿真（HyperLynx/ADS… · 眼图分析
仿真验证方法IBIS
15
控制器与PHY集成
接口信号定义 · 握手协议 · 低功耗模式（自刷新
PHY控制器
16
初始化与训练流程
DDR3/DDR4初始化序列 · ZQ校准 · 读写训练
初始化训练流程
17
读写数据通路设计
数据突发传输 · 写数据选通生成 · 读数据捕获
读写数据通路设计数据突发传输
18
低功耗设计
DDR3/DDR4低功耗模式 · 动态电压频率调整（DVFS） · 功耗管理策略
低功耗设计DDR3/DDR4
19
错误处理与可靠性
ECC功能 · CRC校验 · 地址奇偶校验
错误处理可靠性
20
FPGA实现案例
基于Xilinx/Altera DD… · 时序约束 · 调试技巧
FPGA实现案例
21
ASIC设计流程
从规格到RTL · 综合 · 布局布线
ASIC设计流程
22
验证方法学
UVM验证环境搭建 · DDR3/DDR4协议检查器 · 覆盖率驱动验证
验证方法学UVM
23
常见问题与调试
初始化失败 · 数据错误 · 时序违例
常见问题调试
24
性能优化
带宽利用率提升 · 延迟降低 · 多端口控制器设计
性能优化带宽利用率提升
25
DDR5与未来趋势
DDR5关键特性 · 与DDR4对比 · 对控制器与PHY设计的影响
DDR5未来趋势
26
实战项目一
基于FPGA的DDR3控制器设计（从… · 仿真 · 上板验证）
实战项目一FPGA
27
实战项目二
DDR4 PHY设计入门（使用开源P… · 完成训练与数据读写）
实战项目二DDR4
28
实战项目三
DDR3/DDR4系统级调试（使用逻… · 示波器 · 协议分析仪）
实战项目三DDR3/DDR4
29
综合复习与考试
核心知识点回顾 · 典型面试题解析 · 设计案例讨论
综合复习考试
30
课程总结与进阶路径
学习资源推荐 · 行业认证 · 后续学习方向（如HBM
课程总结进阶路径