4、跨阻放大器TIA基础：TIA的功能、基本拓扑（共栅、共源、反馈型）、输入阻抗与跨阻增益的定义
在高速光接收机模拟前端中，跨阻放大器（Transimpedance Amplifier, TIA）承担着将光电二极管（PD）输出的微弱电流信号转换为电压信号的核心任务。这一转换过程不仅要求足够的增益，更需要在数十GHz带宽内保持低噪声、低失真和稳定的输入阻抗匹配。TIA的性能直接决定了光接收机的灵敏度、动态范围和眼图质量。本节将系统梳理TIA的功能定位、三大基本拓扑结构（共栅、共源、反馈型）的演进逻辑，并深入解析输入阻抗与跨阻增益这两个核心参数的定义及其工程意义。
4.1 TIA的功能定位与设计挑战
TIA位于光接收机模拟前端的第二级，前接光电二极管（PD），后接限幅放大器（LA）或时钟数据恢复（CDR）电路。其核心功能是将PD产生的微弱光电流（通常为几微安到几毫安）线性地转换为电压信号，同时保证足够的带宽以支持高速率（如25Gbps、50Gbps乃至112Gbps）的NRZ或PAM4信号传输。与普通电压放大器不同，TIA的输入信号是电流源（PD的高阻抗输出），因此其输入阻抗必须尽可能低，以避免电流信号在输入端产生不必要的电压降而损失带宽。
在实际工程中，TIA的设计面临三大核心矛盾：增益与带宽的折中、噪声与功耗的平衡、输入阻抗与稳定性的约束。例如，增大反馈电阻Rf可以提高跨阻增益，但会降低极点频率，压缩带宽；减小输入阻抗可以扩展带宽，但往往以增加输入电流噪声为代价。这些矛盾决定了TIA拓扑结构的选择和器件参数的优化方向。
4.2 三种基本拓扑结构分析
4.2.1 共栅（CG）拓扑
共栅TIA利用MOSFET或BJT的共栅（共基）配置，输入信号从源极（发射极）注入，输出从漏极（集电极）取出。其输入阻抗近似为1/gm，其中gm为跨导。由于输入阻抗低，CG拓扑天然具备良好的带宽特性，且对PD结电容的敏感度较低。然而，CG拓扑的噪声性能较差——沟道热噪声和栅极感应噪声直接耦合到输入端，且增益主要由漏极电阻RD决定，难以实现高增益。因此，CG拓扑多用于早期设计或对噪声要求不高的短距离光互连场景。
4.2.2 共源（CS）拓扑
共源TIA采用共源放大器结构，输入阻抗较高（约等于栅极输入电阻），通常需要额外的输入匹配网络来降低有效输入阻抗。CS拓扑可以提供较高的电压增益，但输入阻抗高导致PD结电容与输入电阻形成的主极点较低，带宽受限。为克服这一缺陷，工程上常采用调节型共源（Regulated Cascode, RGC）结构，通过局部反馈降低输入阻抗。CS拓扑的优势在于噪声性能优于CG，但设计复杂度显著增加。
4.2.3 反馈型（Shunt-Shunt）拓扑
反馈型TIA，即电压并联负反馈结构，是目前高速SerDes光接收机中应用最广泛的拓扑。其核心思想是利用反馈电阻Rf将输出电压采样并反馈到输入端，形成电流-电压负反馈。反馈型TIA的输入阻抗被环路增益（1+A）压缩，近似为Rf/(1+A)，从而有效隔离PD结电容的影响。跨阻增益近似等于-Rf（忽略有限开环增益的影响），因此可以通过精确设定Rf来控制增益。反馈型TIA在带宽、噪声和增益之间取得了较好的平衡，是25Gbps以上速率设计的首选。
| 拓扑类型 | 输入阻抗 | 跨阻增益 | 噪声特性 | 带宽能力 | 典型应用 |
|---|---|---|---|---|---|
| 共栅 (CG) | ≈1/gm（低） | RD（中等） | 较差（沟道噪声直接耦合） | 高（对Cd不敏感） | 早期低速设计、特殊低阻抗场景 |
| 共源 (CS) | 高（需匹配网络） | gm·RD（高） | 较好 | 低（主极点受限） | 需要高增益、带宽要求不高的场合 |
| 反馈型 (Shunt-Shunt) | ≈Rf/(1+A)（极低） | ≈-Rf（精确可控） | 优秀（噪声与增益可优化） | 高（环路增益扩展带宽） | 25G/50G/112G SerDes光接收机 |
4.3 输入阻抗与跨阻增益的工程定义
输入阻抗Zin定义为从TIA输入端看进去的等效阻抗。对于反馈型TIA，Zin = Rf / (1 + A)，其中A为开环增益。低输入阻抗意味着PD的结电容Cp与Zin形成的时间常数τ = Zin·Cp很小，从而主极点频率f_p = 1/(2π·Zin·Cp)很高，有利于带宽扩展。但Zin并非越低越好——过低的输入阻抗会增大输入电流噪声密度，且可能导致环路稳定性问题（相位裕度下降）。
跨阻增益Zt定义为输出电压与输入电流之比，即Zt = Vout / Iin，单位为欧姆（Ω），工程上常用dBΩ表示（dBΩ = 20·log10(Zt)）。对于理想反馈型TIA，Zt ≈ -Rf，负号表示反相。实际设计中，由于运放有限增益和寄生电容的影响，Zt会随频率升高而下降，形成一阶低通特性。跨阻增益的上限受限于噪声和功耗——增大Rf虽然提高增益，但热噪声（4kTRf）也随之增大，降低信噪比。
设计要点：在25Gbps NRZ系统中，典型TIA的跨阻增益设计在2kΩ~5kΩ（约66~74dBΩ），输入阻抗控制在50Ω~100Ω以内。对于PAM4系统，由于需要更高的线性度，跨阻增益通常降低至1kΩ~2kΩ，以避免输出饱和。
4.4 案例拆解：10Gbps TIA输入阻抗与带宽的协同优化
某光模块项目需要设计一款10Gbps TIA，PD结电容Cp = 0.3pF，目标带宽BW = 8GHz（考虑封装和LA的裕量），跨阻增益要求≥3kΩ。初始方案采用反馈型拓扑，Rf = 3kΩ，运放开环增益A = 40dB（100倍）。计算得Zin = 3000 / 101 ≈ 29.7Ω，主极点频率f_p = 1/(2π·29.7Ω·0.3pF) ≈ 17.9GHz，看似满足带宽要求。但实际流片后测试发现带宽仅6.2GHz，远低于预期。
分析过程：进一步检查发现，运放的实际开环增益在目标频段内已下降至约20dB（10倍），且输入端的ESD保护二极管和封装引线电感引入了额外的寄生电容约0.15pF。重新计算：Zin = 3000 / 11 ≈ 273Ω，总输入电容Cp_total = 0.3 + 0.15 = 0.45pF，主极点频率f_p = 1/(2π·273Ω·0.45pF) ≈ 1.3GHz。显然，开环增益的下降和寄生电容的叠加严重恶化了带宽。
优化措施：①将Rf降低至2.2kΩ，以减小Zin；②在输入端增加T型匹配网络（串联电感L=2nH，并联电容C=0.2pF），利用电感峰化补偿电容；③优化运放设计，提高高频开环增益至30dB以上。优化后Zin降至约70Ω，结合电感峰化，实测带宽恢复至8.5GHz，跨阻增益为2.2kΩ（约66.8dBΩ），满足系统误码率要求。
复盘经验：TIA设计不能仅依赖理想公式，必须考虑运放频率特性、封装寄生参数和工艺偏差。建议在仿真阶段加入寄生提取模型，并预留带宽裕量（目标带宽的1.2~1.5倍）。
4.5 常见误区与设计复盘
- 误区一：盲目追求低输入阻抗。虽然低Zin有利于带宽，但过低的Zin会增大噪声，且可能导致环路不稳定。应根据Cp和带宽目标计算最优Zin，而非一味降低。
- 误区二：忽略运放有限增益的频率特性。许多设计者使用直流开环增益计算Zin，但实际高频下A下降严重，导致Zin增大、带宽恶化。必须使用A(f)曲线进行交流分析。
- 误区三：将跨阻增益与电压增益混淆。跨阻增益的单位是Ω，表示电流到电压的转换能力；电压增益无量纲。在级联设计时，需明确各级的增益类型。
- 误区四：忽视PD偏置电压的影响。PD的偏置电压影响其结电容和响应度，TIA输入端需提供合适的直流偏置（通常通过虚拟地或反馈网络实现），否则光电流无法正常注入。
风险提示：在高速TIA设计中，输入端的键合线电感（典型值0.5~1nH）与PD电容可能形成LC谐振，导致频响出现峰值。建议在输入端并联一个小电阻（如50Ω）或采用RC阻尼网络来抑制谐振，但需权衡噪声代价。
综上所述，TIA作为光接收机模拟前端的关键模块，其拓扑选择、输入阻抗和跨阻增益的设定直接影响系统灵敏度与带宽。反馈型拓扑凭借其优异的综合性能成为主流，但设计时需全面考虑寄生参数、运放频率特性和噪声-带宽折中。掌握这些基础概念，是后续深入分析TIA噪声优化、带宽扩展技术和PAM4线性度设计的前提。