所属分类：硬件射频与高速接口 当前为单品课程，可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录 咨询 / 购买

高速SerDes时钟数据恢复CDR架构与Bang-Bang鉴相器实现

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
高速SerDes系统概述 · CDR在串行链路中的角色 · 课程学习目标与整体框架
课程导入SerDes
02
基础知识
串行数据基础 · NRZ/PAM4编码 · 眼图与抖动的基本概念
基础知识串行数据基础
03
时钟恢复原理
为什么需要时钟恢复 · 时钟与数据相位关系 · 同步与异步传输的区别
时钟恢复原理为什么需要时钟恢…
04
CDR架构分类
基于锁相环(PLL)的CDR · 基于延迟锁定环(DLL)的CDR · 全数字CDR与混合CDR的对比
CDR架构分类
05
CDR关键指标
捕获范围 · 锁定时间 · 抖动容忍度
CDR关键指标
06
线性鉴相器基础
线性乘法器型鉴相器 · Hogge鉴相器 · Alexander鉴相器的工作原理与…
线性鉴相器基础线性乘法器型鉴相…
07
Bang-Bang鉴相器原理
BBPD的二进制输出特性 · 过零检测与数据采样 · 增益非线性与死区效应
Bang-Bang鉴相器原理
08
BBPD实现方式
基于D触发器的BBPD · 基于异或门的BBPD · 半速率与全速率BBPD结构
BBPD实现方式
09
CDR环路建模
线性化模型 · 相位域分析 · 环路滤波器设计
CDR环路建模
10
环路滤波器设计
比例积分(PI)滤波器 · 数字环路滤波器 · 滤波器系数计算与稳定性分析
环路滤波器设计PI
11
数字CDR架构
过采样CDR · 基于相位插值器的CDR · 基于时间数字转换器(TDC)的CDR
CDR数字
12
模拟CDR架构
电荷泵PLL型CDR · VCO调谐与压控振荡器设计要点
CDR模拟
13
Bang-Bang CDR环路分析
BBPD的等效增益 · 环路稳定性条件 · 抖动与噪声的传递特性
Bang-BangCDR
14
BBPD的抖动特性
量化误差 · 极限环 · 抖动产生与抖动容忍度的权衡
BBPD的抖动特性
15
CDR中的时钟生成
LC-VCO与环形VCO · 时钟缓冲与分配 · 相位噪声对CDR的影响
CDR时钟生成
16
CDR中的数据采样
最佳采样点选择 · 过采样与亚采样 · 数据重定时与判决反馈均衡(DFE)的…
CDR数据采样
17
CDR与均衡器协同
CTLE · DFE与CDR的联合优化 · 自适应均衡对CDR的影响
CDR均衡器协同
18
CDR仿真方法
时域仿真 · 行为级建模 · Verilog-A模型
CDR仿真方法
19
CDR测试与测量
抖动注入与测量 · 误码率测试仪(BERT) · 眼图模板测试
CDR测试
20
案例实战
基于BBPD的10Gbps CDR设… · 从规格到电路实现的完整流程
案例实战BBPD
21
案例实战
基于BBPD的25Gbps CDR设… · 考虑工艺偏差与温度变化的设计裕量
案例实战BBPD
22
案例实战
基于BBPD的PAM4 CDR设计实… · 多电平信号下的鉴相策略
案例实战BBPD
23
常见问题
锁定失败与失锁原因 · 环路振荡 · 抖动过大
常见问题锁定失败
24
常见问题
BBPD死区消除 · 亚稳态处理 · 时钟偏斜与数据偏斜的补偿
常见问题BBPD
25
常见问题
CDR功耗与面积优化 · 低电压工作下的设计挑战
常见问题CDR
26
高级主题
突发模式CDR · 半速率与四分之一速率CDR · 多通道CDR与时钟分配
高级主题CDR
27
高级主题
基于机器学习或自适应算法的CDR · 非线性补偿与高级抖动抑制技术
高级主题CDR
28
综合提升
CDR设计流程总结 · 从规格到流片的关键步骤 · 设计验证与可测试性设计(DFT)
综合提升CDR
29
综合提升
CDR在PCIe · USB · 以太网等标准中的应用
综合提升CDR
30
课程总结
核心知识点回顾 · 常见设计陷阱 · 未来发展趋势与学习资源推荐
课程总结核心知识点回顾