所属分类：硬件射频与高速接口 当前为单品课程，可返回上一级继续浏览同方向资料。

← 返回上一级

← 返回所属目录咨询 / 购买

高速PCB Layout与信号完整性

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

学习目标 · 课程结构 · 高速PCB与信号完整性的重要性

课程导入学习目标

信号完整性基础

什么是信号完整性 · 时域与频域基本概念 · 上升时间与带宽的关系

信号完整性基础什么是信号完整性

传输线理论

传输线模型 · 特性阻抗 · 传播延迟

传输线理论传输线模型

PCB叠层设计

叠层结构 · 参考平面 · 电源/地平面分割

PCB叠层设计

单端与差分阻抗计算 · 影响阻抗的因素（线宽 · 线距

阻抗控制单端

反射与端接

反射产生机理 · 反射系数 · 端接策略（串联

串扰机理（容性耦合与感性耦合） · 近端串扰与远端串扰 · 影响串扰的因素（间距

串扰分析串扰机理

差分信号与差分对布线

差分信号原理 · 差分阻抗 · 差分对布线规则（等长

差分信号差分对布线

时钟与高速信号布线

时钟信号特点 · 时钟布线要求 · 时钟拓扑（点对点

时钟高速信号布线

电源完整性基础

电源分配网络（PDN） · 目标阻抗 · 去耦电容原理与选型

电源完整性基础PDN

地弹与回流路径

地弹现象 · 回流电流路径 · 参考平面不连续的影响

地弹回流路径

过孔结构 · 过孔寄生参数（电容 · 电感）

过孔设计过孔结构

EMI与EMC设计

电磁干扰来源 · 辐射与敏感度 · PCB布局对EMI的影响

高速PCB设计流程

从原理图到PCB的完整流程 · 设计约束定义 · 布线策略

PCB设计工具与仿真软件

常用EDA工具（Altium Des… · Cadence Allegro · Mentor PADS）

PCB设计工具

IBIS模型与仿真建模

IBIS模型概念 · 模型获取与验证 · 仿真参数设置

布线策略与技巧

高速信号布线优先级 · 走线宽度与间距规则 · 蛇形线等长处理

布线策略高速信号布线优先…

DDR内存接口设计

DDR总线结构 · DDR布线要求（地址/数据/控制） · 等长匹配

DDR内存接口设计

高速串行接口设计

PCIe · USB · SATA

高速串行接口设计PCIe

PCB材料与制造工艺

常用基材（FR4 · 高频材料） · 介电常数与损耗角正切

信号完整性测试与测量

时域反射计（TDR） · 示波器测量 · 眼图测试

信号完整性测试测量

常见信号完整性问题案例

反射导致过冲 · 串扰导致误码 · 地弹导致逻辑错误

常见信号完整性问…反射导致过冲

高速PCB布局实战

从原理图导入 · 布局规划 · 关键器件放置

差分对布线实战

差分对参数设置 · 等长与等距调整 · 差分对换层与过孔优化

差分对布线实战差分对参数设置

DDR布线实战

DDR拓扑选择 · 分组等长 · T点与菊花链布线

DDR布线实战

高速串行接口实战

PCIe或USB接口布线 · AC耦合电容放置 · 差分对长度匹配

高速串行接口实战PCIe

电源完整性实战

PDN设计 · 去耦电容布局 · 电源平面分割

电源完整性实战PDN

信号完整性优化方法

通过调整叠层 · 线宽 · 间距

信号完整性优化方…通过调整叠层

设计一块高速PCB（如DDR+PCI… · 从需求分析 · 叠层设计

综合项目PCB

课程总结与进阶

回顾核心知识点 · 常见误区 · 学习资源推荐

课程总结进阶