2、信号完整性基础：传输线理论、特性阻抗、反射与终端匹配、时域与频域基本概念

2.1 传输线理论：从集总参数到分布参数

核心原理：当信号的上升沿时间（T_r）小于信号在互连线上往返传播延迟（2×T_d）时，互连线的物理长度变得不可忽略，此时必须采用分布参数模型。传输线上的每一段微元（Δz）都包含串联电感（L'Δz）和并联电容（C'Δz），信号以电磁波的形式沿线传播。经典的传输线方程（电报方程）描述了电压和电流在长度方向上的变化关系：

∂V(z,t)/∂z = -L' · ∂I(z,t)/∂t
∂I(z,t)/∂z = -C' · ∂V(z,t)/∂t

对于无损传输线，上述方程的解表明电压和电流以速度 v = 1/√(L'C') 传播，而特性阻抗 Z₀ = √(L'/C')。在PCB设计中，微带线和带状线的Z₀通常控制在50Ω（单端）或100Ω（差分）。

2.2 特性阻抗：决定信号质量的“固有属性”

核心原理：特性阻抗是传输线的固有属性，仅由线宽（W）、介质厚度（H）、介电常数（ε_r）和铜箔厚度（T）决定，与线长无关。对于微带线，近似公式为：

Z₀ ≈ (87 / √(ε_r + 1.41)) × ln(5.98H / (0.8W + T))

对于带状线，Z₀ ≈ (60 / √ε_r) × ln(4H / (0.67π(0.8W + T)))。实际工程中，阻抗控制精度通常要求 ±10%，高速接口（如DDR4）甚至要求 ±5%。

2.3 反射与终端匹配：消除信号“回声”

核心原理：当传输线末端阻抗 Z_L ≠ Z₀ 时，入射波在末端产生反射，反射系数 Γ = (Z_L - Z₀)/(Z_L + Z₀)。反射波返回源端后，若源端阻抗也不匹配，将再次反射，形成多次反射，导致振铃（Ringing）和过冲（Overshoot）。

判断与操作流程：

1. 识别反射类型：末端开路（Γ=+1）产生正反射，电压加倍；末端短路（Γ=-1）产生负反射，电压反相；末端匹配（Γ=0）无反射。
2. 选择端接策略：根据拓扑结构（点对点、菊花链、星形）和功耗约束选择并联、串联、RC或戴维南端接。
3. 仿真验证：使用TDR（时域反射计）仿真观察阻抗突变点，使用眼图评估端接效果。

案例拆解：DDR3地址线反射问题

背景与约束：某DDR3-1600设计，地址线采用菊花链拓扑，末端未做端接。实测发现末级颗粒的地址信号过冲达 1.8V（VDD=1.5V），且存在明显振铃，导致偶发读写错误。

分析过程：通过TDR测试发现，末端阻抗约 80Ω（因走线分支和过孔阻抗不连续），反射系数 Γ = (80-50)/(80+50) ≈ 0.23。信号在末端反射后叠加，产生约 0.35V 的过冲。

解决方案：在末端增加 50Ω 并联端接电阻至 VTT（0.75V），同时优化分支走线长度（控制在 500mil 以内）。修改后，过冲降至 1.58V，振铃幅度减小 70%，系统稳定性显著提升。

复盘经验：DDR拓扑中，末端端接电阻的摆放位置至关重要，应尽量靠近最后一个颗粒放置，且VTT去耦电容需就近布置（<100mil），否则端接效果大打折扣。

2.4 时域与频域：信号完整性的“双重视角”

核心原理：时域分析直观展示信号波形随时间的变化，关注上升沿、过冲、振铃和眼图；频域分析则揭示信号能量在不同频率上的分布，关注插入损耗（S21）、回波损耗（S11）和带宽。两者通过傅里叶变换关联：数字信号的频谱包络由上升沿决定，其拐点频率 F_knee = 0.35 / T_r。

判断方法：

• 时域指标：眼图高度（≥ 200mV）、眼宽（≥ 0.6 UI）、抖动（≤ 0.1 UI）、单调性。
• 频域指标：插入损耗在 F_knee 处应 ≥ -3dB，回波损耗 ≤ -15dB（对应 VSWR < 1.43）。

小型场景化说明：TDR与VNA的对比

某工程师在调试PCIe Gen3链路时，发现接收端眼图裕量不足。使用TDR测试发现，连接器处存在 15Ω 的阻抗突变（由引脚电容引起）；而使用VNA测试S11，在 4GHz 处出现 -10dB 的谐振峰。两种手段相互印证，最终通过优化连接器焊盘挖空和缩短残桩，将阻抗突变降至 5Ω 以内，S11 改善至 -18dB，眼图裕量提升 25%。