所属分类：硬件射频与高速接口 当前为单品课程，可返回上一级继续浏览同方向资料。

← 返回上一级

← 返回所属目录咨询 / 购买

高速数字电路SI前仿真

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

学习目标 · 课程定位 · SI前仿真在高速数字设计中的价值与整…

课程导入学习目标

信号完整性基础

传输线理论 · 特性阻抗 · 反射

信号完整性基础传输线理论

高速数字信号特征

上升时间 · 带宽 · 眼图

高速数字信号特征上升时间

前仿真与后仿真区别

前仿真的目的 · 输入输出 · 与后仿真的衔接及设计流程中的位置

前仿真后仿真区别

仿真工具概览

主流SI前仿真工具（如HyperLy… · ADS · SIwave

仿真工具概览SI

叠层与阻抗设计

PCB叠层结构 · 介质材料 · 线宽线距对特性阻抗的影响及计算

叠层阻抗设计

IBIS模型基础

IBIS模型的结构 · 参数含义 · 获取与验证

IBIS模型基础

模型库管理

如何建立和维护元器件模型库 · 模型质量检查与标准化

模型库管理如何建立

拓扑提取与设置

前仿真中拓扑的创建 · 端接方式（串联 · 并联

拓扑提取设置

反射仿真分析

反射产生机理 · 仿真方法 · 端接优化策略及案例

反射仿真分析反射产生机理

串扰仿真分析

近端串扰（NEXT）与远端串扰（FE… · 影响因素及抑制措施

串扰仿真分析NEXT

时序分析基础

建立时间 · 保持时间 · 飞行时间

时序分析基础建立时间

眼图仿真与评估

眼图生成方法 · 眼高眼宽 · 模板设置及如何通过前仿真改善眼图

眼图仿真评估

随机抖动（RJ） · 确定性抖动（DJ） · 总抖动（TJ）的仿真与分解

电源完整性（PI）与SI的关联

PDN阻抗 · 去耦电容设计对信号质量的影响及协同仿…

DDR总线前仿真

DDR3/DDR4/DDR5接口的拓… · 时序 · 眼图仿真要点与实战

DDR总线前仿真

高速串行链路前仿真

PCIe · SerDes等串行链路的通道仿真 · 均衡技术（CTLE/DFE）及前仿真…

高速串行链路前仿…PCIe

并行总线前仿真

地址/数据总线 · 时钟信号 · 端接策略及仿真案例

并行总线前仿真地址

过孔与连接器建模

过孔残桩 · 连接器寄生参数对信号的影响及建模方法

过孔连接器建模

前仿真设计规则提取

如何从仿真结果提取设计规则（如线长 · 间距 · 层间切换限制）并用于布局布线

前仿真设计规则提…如何从仿真结果提…

参数扫描与优化

使用扫描 · 蒙特卡洛分析进行设计裕量评估和参数优…

参数扫描优化

前仿真报告撰写

仿真报告的结构 · 关键图表 · 结论与设计建议的呈现

前仿真报告撰写仿真报告的结构

常见问题与调试

反射过大 · 串扰超标 · 时序违例等典型问题的仿真定位与解决

常见问题调试

前仿真与后仿真一致性

如何确保前仿真假设与后仿真结果一致 · 以及迭代修正方法

前仿真后仿真一致性

高速背板与连接器仿真

背板拓扑 · 过孔阵列 · 连接器模型及前仿真流程

高速背板连接器仿真

DDR5与PCIe5/6新挑战

更高速率下的损耗 · 串扰 · 均衡复杂度及前仿真应对策略

综合实战项目（一）

从原理图到前仿真 · 完成一个DDR4接口的SI前仿真并给…

综合实战项目从原理图到前仿真

综合实战项目（二）

完成一个PCIe Gen4通道的前仿… · 包括拓扑 · 模型

综合实战项目PCIe

课程总结与知识体系梳理

核心要点回顾 · 常见误区 · 学习路径与进阶资源推荐

课程总结知识体系梳理

结业考核与能力评估

综合案例仿真任务 · 设计规则提取与报告撰写 · 检验学员综合应用能力

结业考核能力评估