所属分类：硬件射频与高速接口 当前为单品课程，可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录 咨询 / 购买

高速接口协议FPGA原理 Verilog通信

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
高速接口协议在FPGA设计中的重要性 · 课程目标 · 学习路径与工具链概述
课程导入FPGA
02
Verilog基础回顾
模块化设计 · 时序逻辑 · 组合逻辑
Verilog基础回顾
03
FPGA架构与高速接口资源
时钟管理 · SerDes · GTX/GTH收发器
FPGA架构
04
高速信号完整性基础
阻抗匹配 · 差分信号 · 眼图
高速信号完整性基…阻抗匹配
05
同步与异步设计
跨时钟域处理 · 亚稳态 · 同步器
同步异步设计
06
常用高速接口协议概览
PCIe · Ethernet · DDR
常用高速接口协议…PCIe
07
PCIe协议基础
分层结构 · 事务层 · 数据链路层
PCIe协议基础
08
PCIe FPGA实现
使用Xilinx/Intel IP核 · AXI接口 · DMA控制器设计
PCIeFPGA
09
PCIe实战案例
基于FPGA的PCIe数据采集卡设计 · 实现高速数据传输与上位机通信
PCIe实战案例
10
Ethernet协议基础
OSI模型 · MAC帧格式 · PHY芯片
Ethernet协议基础
11
Ethernet FPGA实现
MAC控制器设计 · ARP/ICMP/UDP协议栈实现 · CRC校验
EthernetFPGA
12
Ethernet实战案例
基于FPGA的千兆以太网数据收发系统 · 实现UDP通信
Ethernet实战案例
13
DDR内存接口基础
DDR3/DDR4协议 · 时序参数 · Bank/Row/Column结构
DDR内存接口基础
14
DDR控制器设计
使用IP核 · 用户接口 · 命令调度
DDR控制器设计
15
DDR实战案例
基于FPGA的DDR3读写测试系统 · 实现数据存储与回读验证
DDR实战案例
16
SerDes与高速串行通信
8B/10B编码 · 64B/66B编码 · 加扰
SerDes高速串行通信
17
Aurora协议
协议特点 · 通道绑定 · 流控制
Aurora协议
18
JESD204B协议
用于ADC/DAC的串行接口 · 多通道同步 · 确定性延迟
JESD204B协议
19
JESD204B FPGA实现
IP核配置 · 链路建立 · 数据映射
JESD204BFPGA
20
高速接口调试方法
使用逻辑分析仪 · 眼图仪 · 误码率测试
高速接口调试方法使用逻辑分析仪
21
时序约束与收敛
高速接口的时序约束 · 时钟域约束 · I/O约束
时序约束收敛
22
仿真与验证方法
Testbench编写 · 总线功能模型 · 协议检查器
仿真验证方法
23
常见问题与解决
高速接口设计中的常见错误 · 信号完整性问题 · 协议错误
常见问题解决
24
多协议融合设计
在单个FPGA中实现PCIe+Eth… · 资源分配与协同
多协议融合设计FPGA
25
性能优化与资源利用
流水线设计 · 并行处理 · 减少延迟
性能优化资源利用
26
低功耗设计
高速接口的功耗管理 · 时钟门控 · 动态电压频率调整
低功耗设计高速接口的功耗管…
27
可重构与动态部分重配置
在高速接口中的应用 · 实现灵活协议切换
可重构动态部分重配置
28
安全与可靠性
高速接口的CRC/ECC · 链路监控 · 故障恢复
安全可靠性
29
综合项目实战
设计一个基于FPGA的高速数据采集与… · 集成PCIe · Ethernet
综合项目实战FPGA
30
课程总结与进阶方向
回顾核心知识点 · 常见误区 · 未来趋势（如PCIe 5.0/6.0
课程总结进阶方向