3. 模拟电路设计基础：运算放大器、比较器、滤波器、稳压电路的基本原理与设计方法

模拟电路是硬件设计中连接物理世界与数字系统的桥梁。无论是传感器信号调理、电源轨生成，还是接口电平转换，运放、比较器、滤波器和稳压器都是最基础也最关键的构建模块。本章将围绕这四类核心电路，从器件内部机理出发，结合工程实践中的选型、计算与调试方法，建立一套可落地的模拟设计方法论。下图展示了四类电路在典型信号链与电源链中的位置关系，便于建立全局视角。

上图展示了模拟信号从传感器到数字处理器的完整链路，以及电源从输入到模拟域的分配路径。在实际项目中，运放、比较器、滤波器和稳压器往往交叉配合，任何一个环节的设计缺陷都可能导致系统性能不达标。下面逐一深入剖析。

3.1 运算放大器：从理想模型到工程选型

3.1.1 核心原理：虚短虚断与反馈

运算放大器（Op-Amp）的核心分析基于两个理想特性：虚短（同相输入端与反相输入端电压近似相等）和虚断（输入端不吸取电流）。这两个特性在负反馈条件下成立，是推导增益公式的基础。实际运放并非理想，存在输入失调电压（Vos）、输入偏置电流（Ib）、有限开环增益（Aol）和带宽限制。工程设计中，必须根据信号源阻抗、精度要求和频率范围选择合适的运放型号。

参数	理想值	实际典型值	设计影响
开环增益 Aol	∞	100dB~140dB	决定闭环精度
输入失调电压 Vos	0	10μV~5mV	直流误差源
输入偏置电流 Ib	0	1pA~1μA	高阻源需关注
增益带宽积 GBW	∞	1MHz~1GHz	决定可用带宽
压摆率 SR	∞	0.5~5000V/μs	大信号响应速度

3.1.2 设计方法：同相/反相放大与关键计算

最基本的两种组态是同相放大器和反相放大器。同相放大输入阻抗极高，适合直接连接高阻传感器；反相放大输入阻抗由输入电阻决定，适合需要精确输入阻抗的场合。设计步骤通常为：

1. 确定增益需求与信号源阻抗，选择拓扑结构。
2. 根据带宽需求计算所需GBW：GBW ≥ 增益 × 最高信号频率。
3. 根据精度要求计算最大允许Vos和Ib引入的误差。
4. 选择反馈电阻值（通常1kΩ~100kΩ），平衡噪声与功耗。
5. 加入电源去耦电容（100nF+10μF）和必要的输入保护。

3.2 比较器：阈值判断与迟滞设计

3.2.1 核心原理：开环比较与迟滞

比较器（Comparator）工作在开环状态，将两个输入电压进行比较，输出高电平或低电平。与运放不同，比较器不需要负反馈，且设计上追求快速翻转。实际应用中，输入信号往往带有噪声，若阈值点单一，输出会在阈值附近反复抖动。解决方法是引入迟滞（Hysteresis），即上行阈值和下行阈值不同，形成一个回差区间。

3.2.2 设计方法：迟滞窗口计算

以同相迟滞比较器为例，设参考电压Vref，反馈电阻R1（从输出到同相端）和R2（从同相端到地）。当输出为高电平VOH时，同相端电压为：

Vth_high = Vref + (VOH - Vref) × R2/(R1+R2)

当输出为低电平时，同相端电压为：

Vth_low = Vref - (Vref - VOL) × R2/(R1+R2)

迟滞宽度ΔV = Vth_high - Vth_low。设计时先确定噪声幅度，再设定ΔV为噪声峰峰值的1.5~2倍。

场景	阈值设置	迟滞宽度	典型器件
过温保护	85℃对应电压	2~5℃回差	LM393
电池欠压检测	3.0V	100mV	TLV7011
过流保护	采样电阻压降	10~20mV	MAX9060

3.3 滤波器：频率选择与噪声抑制

3.3.1 核心原理：一阶与二阶响应

滤波器用于保留有用信号、衰减噪声。最基础的是RC一阶低通滤波器，截止频率f_c = 1/(2πRC)，衰减斜率-20dB/dec。实际工程中，一阶滤波在过渡带衰减不足，常采用二阶或多阶结构。有源滤波器（基于运放）可提供增益且不消耗信号能量，但受运放带宽限制。

3.3.2 设计方法：Sallen-Key拓扑

Sallen-Key是常用的二阶有源滤波器拓扑。以低通为例，设计步骤：

1. 确定截止频率f_c和品质因数Q（通常取0.707获得巴特沃斯最平坦响应）。
2. 选择电容C1、C2（常用10nF~100nF），计算电阻值。
3. 对于等值电阻R，等值电容C的简化设计：R = 1/(2πf_c×C)，Q由增益决定。
4. 运放GBW需大于10倍截止频率。

设计实例：f_c = 1kHz，C1=C2=10nF
R = 1/(2π×1000×10nF) ≈ 15.9kΩ，取15kΩ
增益=1（单位增益），Q=0.5，响应略过阻尼
若需Q=0.707，可调整C1/C2比值或增益

3.4 稳压电路：LDO与DC-DC的选型与设计

3.4.1 核心原理：线性稳压与开关稳压

稳压电路为系统提供稳定的电源轨。LDO（低压差线性稳压器）通过调整管压降实现稳压，输出纹波小、噪声低，但效率受输入输出电压差限制。效率≈Vout/Vin。当压差大或负载电流大时，功耗P=(Vin-Vout)×Iout，需要散热设计。DC-DC开关稳压器通过电感储能和开关切换实现电压转换，效率可达90%以上，但输出纹波较大，且开关噪声可能干扰模拟电路。

对比项	LDO	DC-DC（Buck）
效率	低（压差大时）	高（85%~95%）
输出纹波	极低（<1mV）	较高（10~50mV）
噪声	低	开关频率及其谐波
体积	小（无电感）	大（需电感）
适用场景	模拟域、低噪声	数字域、大电流

3.4.2 设计方法：LDO外围与DC-DC布局

LDO设计要点：输入输出各放置10μF+100nF去耦电容，注意ESR对稳定性的影响。压差（Dropout）电压需留足余量，例如3.3V输出，输入最低需3.8V（若压差500mV）。DC-DC设计要点：电感饱和电流需大于最大输出电流的1.2倍，反馈电阻分压精度需1%以上，SW节点铜皮需短而宽以减少辐射。