3. 失效物理与机理：电迁移、热疲劳、腐蚀、静电放电（ESD）、闩锁效应、机械应力等失效模式与机理
硬件失效并非随机事件，其背后遵循确定的物理与化学规律。失效物理（Physics of Failure, PoF）的核心任务，是将宏观的“坏了”拆解为微观的“为什么坏”，从而为故障定位提供理论锚点，为寿命预测提供数学模型。本章聚焦六类在电子设备中高频出现的失效机理：电迁移、热疲劳、腐蚀、静电放电（ESD）、闩锁效应与机械应力。理解这些机理，意味着工程师能从“换板子”的被动排障，升级为“判根因”的主动设计。
3.1 电迁移（Electromigration, EM）
核心原理：电迁移是金属导体中原子在电子风（Electron Wind）作用下发生的定向质量输运现象。当电流密度超过一定阈值（通常铝为 10^5 A/cm²，铜约为 10^6 A/cm²），高能电子与金属原子发生动量交换，导致原子沿电子流方向迁移。其结果是：在导体一端形成空洞（Void）导致电阻增大甚至开路，另一端形成小丘（Hillock）导致相邻导线短路。电迁移的寿命遵循 Black 方程：MTTF = A·(J⁻ⁿ)·exp(Ea/kT)，其中 J 为电流密度，n 通常取 2，Ea 为激活能（铝约 0.6-0.7 eV，铜约 0.8-0.9 eV）。
判断方法与工程实践：
- 设计阶段检查：使用 IR-Drop 工具检查电源网络（Power Grid）的电流密度，确保走线宽度满足 DC 和 AC 分量要求。对于电源干线，铜厚 1oz 时，1A 电流建议至少 40mil 线宽。
- 失效特征识别：电迁移导致的失效通常表现为电阻缓慢增大（漂移 10%-20% 后突然开路），而非瞬间短路。在 SEM 下可观察到晶须或空洞形貌。
- 加速老化试验：高温工作寿命（HTOL）试验中，通过提高温度和电流密度加速电迁移，监测电阻变化率。
3.2 热疲劳（Thermal Fatigue）
核心原理：热疲劳源于材料间热膨胀系数（CTE）失配。以 BGA 封装为例，硅芯片 CTE 约 2.6 ppm/°C，FR4 基板约 14-16 ppm/°C，焊料（SAC305）约 21-23 ppm/°C。当环境温度循环变化时，不同材料层间产生周期性剪切应变，焊点内部逐渐萌生裂纹并扩展。热疲劳寿命通常用 Coffin-Manson 方程描述：Nf = C·(Δε)⁻ᵏ，其中 Δε 为非弹性应变幅，k 约为 1.9-2.5。温度循环范围越大、频率越高，寿命越短。
判断方法与工程实践：
- 温度循环试验（TCT）：典型条件 -40°C 至 +85°C，循环 1000 次。每 250 次循环后做电测试和 X-ray 检查。
- 染色渗透试验：将 BGA 器件从 PCB 上剥离后，用染色剂渗透焊点裂纹，在显微镜下统计裂纹面积比例。
- 失效特征：焊点裂纹通常从拐角处（应力最大点）萌生，呈 45° 剪切断裂形貌。电性能表现为间歇性开路，尤其在温度变化时明显。
| 封装类型 | CTE 失配程度 | 主要失效位置 | 典型寿命（TCT 循环） |
|---|---|---|---|
| BGA (17×17mm) | 中 | 四角焊点 | 1500-2500 |
| QFP (208 pin) | 低-中 | 对角引脚根部 | 3000-5000 |
| 陶瓷封装 (PGA) | 高 | 引脚与基板界面 | 500-1000 |
| PoP (封装堆叠) | 高 | 底部焊球与顶部封装界面 | 800-1500 |
3.3 腐蚀（Corrosion）
核心原理：电子设备中的腐蚀主要分为三类：电化学腐蚀（在潮湿环境与偏压作用下，金属离子通过电解液迁移形成枝晶）、爬行腐蚀（腐蚀产物沿 PCB 表面蔓延）和晶须生长（纯锡镀层在压应力下自发生长导电晶须）。电化学腐蚀需要三个条件：水分子膜、离子污染（如 Cl⁻、Br⁻）和电位差。典型失效模式是相邻引脚间形成铜枝晶，导致漏电或短路。
判断方法与工程实践：
- 离子污染度测试：使用 IPC-TM-650 方法 2.3.25，通过 ROSE 测试仪测量 PCB 表面离子残留，要求通常 < 1.56 μg/cm² NaCl 当量。
- 温湿度偏压试验（THB）：85°C / 85% RH / 偏压 100V，持续 1000 小时，监测绝缘电阻变化。
- 显微观察：在 SEM 下观察枝晶形貌，通常呈树枝状分形结构，从阴极向阳极生长。
3.4 静电放电（ESD）
核心原理：ESD 是电荷瞬间转移导致的过压过流现象。根据人体模型（HBM），典型放电时间约 100ns，峰值电流可达数安培；带电器件模型（CDM）放电更快（< 1ns），但峰值电流更高。ESD 对半导体器件的损伤机制包括：栅氧击穿（薄栅氧化层被高压击穿形成针孔）、PN 结烧毁（局部过热导致硅熔融）和金属熔丝（互连线熔断）。现代 CMOS 工艺栅氧厚度仅 1-2nm，对 ESD 极为敏感。
判断方法与工程实践：
- 失效分析流程：首先进行 I-V 曲线测试（对比正常与失效引脚），然后使用 OBIRCH（光束诱导电阻变化）定位热点，最后用 FIB 切割观察损伤形貌。
- 系统级 ESD 测试：IEC 61000-4-2 标准，接触放电 ±4kV/±8kV，空气放电 ±8kV/±15kV。测试中需监测系统是否出现复位、死机或接口损坏。
- 设计防护：在接口处放置 TVS 二极管（响应时间 < 1ns），串联电阻限流，PCB 上保证 ESD 电流路径最短且远离敏感信号。
3.5 闩锁效应（Latch-up）
核心原理：闩锁效应是 CMOS 工艺中固有的寄生 PNPN 晶闸管结构被意外触发。在正常工作时，寄生 NPN 和 PNP 晶体管处于截止状态；当外部干扰（如 I/O 过压、电源毛刺、α 粒子或 ESD 事件）注入足够大的电流时，两个晶体管互相正反馈导通，形成 VDD 到 GND 的低阻通路。闩锁一旦触发，电流可达数百毫安甚至安培级，导致芯片过热烧毁或电源短路。
判断方法与工程实践：
- 触发条件测试：在 I/O 引脚施加超过 VDD+0.3V 或低于 GND-0.3V 的电压，逐步增加电流，监测 VDD 电流是否突然增大并保持。
- 失效特征：闩锁导致的损坏通常表现为 VDD-GND 间低阻（几欧姆），芯片表面可观察到局部烧焦点，位于 I/O 单元附近。
- 设计防护：在 I/O 引脚增加串联电阻（100Ω-1kΩ）限制触发电流；在芯片电源引脚放置 RC 去耦电路；对于高可靠应用，选择带 Latch-up 免疫设计的工艺（如外延层衬底）。
3.6 机械应力（Mechanical Stress）
核心原理：机械应力失效包括：振动疲劳（周期性机械应力导致焊点或引脚断裂）、弯曲应力（PCB 在组装或使用中变形导致 BGA 焊球开裂）和冲击应力（跌落或碰撞导致封装内部断裂）。其中，PCB 弯曲引起的 BGA 焊点失效最为常见，其机理是板级挠曲时，焊点承受拉伸与剪切复合应力，当应变超过焊料延展极限时发生脆性断裂（IMC 层断裂）或延性断裂（焊料本体开裂）。
判断方法与工程实践：
- 应变片测试：在 BGA 封装四角粘贴应变片，模拟组装、测试、运输过程中的 PCB 弯曲，监控应变值（IPC/JEDEC-9702 标准建议 < 1000 με）。
- 振动试验：随机振动 5-500Hz，加速度 3Grms，三轴各 2 小时。失效模式通常表现为连接器端子磨损或 BGA 焊点裂纹。
- 跌落试验：1.5m 高度自由跌落，6 个面各 2 次。重点关注角落焊点。
| 应力类型 | 典型失效位置 | 失效特征 | 预防措施 |
|---|---|---|---|
| 弯曲应力 | BGA 四角焊点 | 焊球与焊盘界面开裂（IMC 层） | 增加板厚、使用底部填充胶 |
| 振动疲劳 | 连接器引脚、大质量器件焊点 | 引脚根部疲劳裂纹 | 点胶固定、增加支撑柱 |
| 冲击应力 | 封装内部键合线、芯片角 | 键合线断裂、芯片碎裂 | 使用环氧树脂封装、增加缓冲材料 |