📚 课程目录第2章基础概念

基础概念：电压应力、电流应力、功率应力、热应力等定义，以及应力与失效的关系

电路应力分析是硬件可靠性设计的基石。任何电子元器件在实际工作中都会承受来自电、热、机械等多方面的负荷，这些负荷统称为“应力”。当应力超过器件能承受的极限时，器件就会发生失效。理解应力的本质、分类及其与失效之间的量化关系，是进行降额设计、寿命评估和故障预测的前提。本章将系统定义电压、电流、功率、热等核心应力概念，并深入剖析应力累积导致失效的物理机制。

_DS、V_GS、V_CEO 电流应力 I_C、I_F、I_RMS 功率应力 P_D、P_max 热应力 T_j、ΔT、热循环失效模式与机理介质击穿电压过应力电迁移/熔断电流过应力热失控/烧毁功率/热过应力疲劳/开裂热循环/机械应力降额设计反馈

一、应力的本质与分类体系

在硬件可靠性工程中，“应力”一词源自材料力学，指单位面积上承受的内力。在电子电路领域，应力被扩展为一切可能导致器件性能退化或失效的外部施加量。根据作用形式的不同，电路应力可分为电应力（电压、电流、功率）、热应力（结温、温度循环）、机械应力（振动、冲击）和环境应力（湿度、盐雾、辐射）。其中，电应力和热应力是硬件设计中最常需要量化控制的两类。

理解应力需要区分“额定值”与“实际值”。额定值是器件数据手册中给出的最大允许值，而实际值是电路在特定工况下真实承受的应力水平。降额设计的本质，就是确保实际应力始终低于额定值的一个安全比例。例如，一颗额定耐压为 50V 的 MOSFET，在 12V 输入电源系统中实际承受的 V_DS 可能只有 20V，此时电压应力比为 40%，处于安全范围。但如果系统存在瞬态过冲，V_DS 可能瞬间达到 45V，应力比升至 90%，此时就需要通过吸收电路或选择更高耐压器件来降低应力。

  核心要点：应力分析不是简单对比“额定值 vs 实际值”，而是要覆盖所有工作状态——包括上电瞬态、负载突变、短路、高温老化等极端工况。一个在稳态下应力很低的器件，可能在瞬态过程中承受远超额定的应力而失效。

二、电压应力：定义、判断方法与失效机制

电压应力是指器件两端实际承受的电压与器件额定电压之间的比值关系。对于不同类型的器件，电压应力的关注点各不相同：MOSFET 需要关注 V_DS（漏源电压）和 V_GS（栅源电压）；BJT 需要关注 V_CEO（集电极-发射极击穿电压）；电容需要关注额定工作电压；二极管需要关注反向耐压 VR。

电压应力的判断方法遵循以下流程：

识别关键电压节点：在电路原理图中标注每个器件的电源端、信号端、输出端，确定其可能承受的最高电压。
计算稳态电压：根据电路拓扑和输入输出条件，计算器件在正常工作时的电压值。
叠加瞬态电压：考虑开关瞬态、负载突变、电源波动等因素，估算电压过冲的最大幅值。例如，反激变换器中 MOSFET 的漏极电压在关断瞬间会叠加漏感尖峰，通常比稳态值高 30%-50%。
计算应力比：将最大实际电压除以额定电压，得到应力比。一般要求应力比 ≤ 0.8，对于关键安全器件要求 ≤ 0.7。

电压应力过大导致的失效模式主要是介质击穿和雪崩击穿。以 MOSFET 为例，当 V_DS 超过击穿电压 BVDSS 时，漏极-源极之间会发生雪崩击穿，产生大电流并伴随局部高温，导致器件永久损坏。对于电容，过电压会导致介质击穿，形成短路或漏电增大。值得注意的是，电压应力的损伤具有累积效应——即使每次过压未达到击穿阈值，长期的高电场应力也会加速介质老化，降低器件寿命。

器件类型	关键电压参数	典型失效模式	降额建议
MOSFET	V_DS、V_GS	雪崩击穿、栅氧击穿	V_DS ≤ 80% BVDSS，V_GS ≤ 80% V_GS(max)
BJT	V_CEO、V_CBO	二次击穿、结击穿	V_CE ≤ 60% V_CEO
陶瓷电容	额定直流电压	介质击穿、裂纹	工作电压 ≤ 50% 额定电压（X7R）
电解电容	额定纹波电压	氧化膜击穿、漏液	工作电压 ≤ 80% 额定电压
二极管	反向耐压 V_R	反向击穿	反向电压 ≤ 70% V_R

风险提示：电压应力分析中最常见的错误是只关注稳态电压而忽略瞬态过冲。在电源热插拔、电机启停、继电器切换等场景中，感性负载会产生数倍于电源电压的反向电动势。设计时必须为这些瞬态预留足够的电压裕量。

三、电流应力：定义、判断方法与失效机制

电流应力是指流过器件的实际电流与器件额定电流之间的比值。电流应力直接影响器件的发热、电迁移和熔断失效。对于不同器件，电流应力的关注维度不同：MOSFET 关注连续漏极电流 I_D 和脉冲电流 I_DM；二极管关注正向电流 I_F 和浪涌电流 I_FSM；电感关注饱和电流 I_sat 和温升电流 I_rms；PCB 走线关注载流能力。

电流应力的判断需要结合电路的工作模式：

连续工作模式：器件长时间通过恒定或缓慢变化的电流，主要受热限制。此时需要计算器件的功耗（P = I²R 或 P = V×I），确保结温不超过额定值。
脉冲工作模式：器件承受周期性或瞬态的大电流脉冲，如电机启动电流、电容充电浪涌。此时需要关注脉冲电流的幅值和持续时间，判断是否超过器件的脉冲耐受能力。
故障模式：短路或过载时，电流可能达到额定值的数倍甚至数十倍。虽然保护电路会动作，但器件必须在保护动作前承受住故障电流。

电流应力过大导致的失效主要有两种机制：焦耳热失效和电迁移。焦耳热失效是电流通过导体产生热量，当热量积累超过散热能力时，温度升高导致材料熔化或性能退化。电迁移则是高电流密度下金属原子沿电子流方向迁移，导致导体出现空洞或小丘，最终造成开路或短路。电迁移的阈值电流密度约为 10⁵~10⁶ A/cm²，在芯片内部互连线中尤为突出。

工程经验：对于 PCB 走线的电流应力，常用经验公式为：走线宽度（mil）≈ 电流（A）/ 0.05（外层，1oz 铜厚）。但这只是热限制，实际设计还需考虑压降和寄生电感。对于大电流路径，建议使用铜皮开窗或增加走线层数来降低电流密度。

四、功率应力与热应力的耦合关系

功率应力是电压应力与电流应力的乘积，即器件实际消耗的功率 P = V×I。功率应力本身并不直接导致失效，而是通过转化为热量，形成热应力，进而引发失效。因此，功率应力和热应力是紧密耦合的，必须联合分析。

热应力的核心参数是结温 T_j，即半导体芯片内部的温度。结温由以下热路决定：

Tj = Ta + P × RθJA
其中：
  Tj    — 结温（℃）
  Ta    — 环境温度（℃）
  P     — 器件功耗（W）
  RθJA  — 结到环境的热阻（℃/W）

热应力的失效模式包括：

热失控：对于功率 BJT，温度升高导致漏电流增大，漏电流增大又进一步升高温度，形成正反馈，最终器件烧毁。
热疲劳：反复的温度循环导致不同材料（芯片、焊料、引线框架）之间因热膨胀系数不匹配而产生机械应力，最终导致焊点开裂或芯片分层。
参数漂移：高温加速了掺杂原子扩散和氧化层缺陷生成，导致阈值电压、增益等参数发生不可逆漂移。

功率应力与热应力的联合分析需要建立热模型。以一颗 TO-220 封装的 MOSFET 为例，其 RθJA 约为 62℃/W（无散热器），如果环境温度为 50℃，器件功耗为 2W，则结温为 T_j = 50 + 2×62 = 174℃。对于典型 MOSFET，最大结温为 150℃~175℃，此时已经接近极限。如果加装合适的散热器，RθJA 可降至 20℃/W 以下，结温降至 90℃左右，可靠性大幅提升。

  降额设计的关键原则：功率降额不是简单地降低输出功率，而是通过降低热阻（增加散热器、改善风道）、降低功耗（优化开关频率、选择低导通电阻器件）或降低环境温度（加强系统散热）来共同实现。通常要求功率器件的结温降额至额定最大结温的 70%~80%，即 Tj(max) = 150℃ 的器件，实际工作结温应控制在 105℃~120℃ 以下。

五、应力与失效的量化关系：浴盆曲线与阿伦尼乌斯模型

应力与失效之间的关系可以通过可靠性工程中的经典模型来量化。最直观的是浴盆曲线，它将器件寿命分为三个阶段：早期失效期（失效率较高但迅速下降）、偶然失效期（失效率低且稳定）、磨损失效期（失效率随老化而上升）。应力水平直接影响浴盆曲线的形状——高应力会缩短偶然失效期的持续时间，使器件更早进入磨损失效期。

对于温度应力，最常用的量化模型是阿伦尼乌斯方程：

AF = exp[(Ea/k) × (1/T_use - 1/T_test)]
其中：
  AF      — 加速因子
  Ea      — 激活能（eV），典型值 0.7eV（电迁移）、0.6eV（腐蚀）
  k       — 玻尔兹曼常数（8.617×10⁻⁵ eV/K）
  T_use   — 实际工作温度（K）
  T_test  — 加速测试温度（K）

该模型表明，温度每升高 10℃，器件的化学反应速率约翻倍，寿命约减半。这就是“10℃法则”的理论基础。例如，一颗电解电容在 105℃ 下的寿命为 2000 小时，如果实际工作温度为 85℃，则寿命可延长至 2000 × 2^((105-85)/10) = 8000 小时。

电压应力对寿命的影响可用指数模型描述：寿命 ∝ V^-n，其中 n 为电压加速指数，对于铝电解电容 n≈3~5，对于陶瓷电容 n≈3。这意味着电压降低 20%，寿命可延长约 1.5~2 倍。

应力类型	失效模型	关键参数	工程应用
温度应力	阿伦尼乌斯模型	激活能 Ea、温度差	寿命预测、加速老化测试
电压应力	指数模型 V^-n	电压加速指数 n	电容寿命评估
电流应力	电迁移模型（Black 方程）	电流密度、激活能	芯片互连线可靠性
热循环应力	Coffin-Manson 模型	温度变化幅度 ΔT	焊点疲劳寿命预测

六、实战场景：开关电源中 MOSFET 的应力分析

以一个 60W 反激式开关电源为例，输入电压范围 85~265V AC，输出 12V/5A，开关频率 65kHz。我们对该电源中初级侧 MOSFET 进行完整的应力分析。

初始参数：变压器初级电感 L_p = 450μH，匝比 n = 8，反射电压 V_OR = 100V，漏感尖峰 ΔV = 80V。选用 MOSFET 型号为 7N60（额定 600V/7A）。

电压应力计算：

最大输入直流电压：V_in(max) = 265 × √2 = 375V
关断时漏极电压：V_DS = V_in(max) + V_OR + ΔV = 375 + 100 + 80 = 555V
电压应力比：555V / 600V = 92.5%

该应力比明显偏高，超过了 80% 的降额要求。分析原因：漏感尖峰 ΔV 过大，且反射电压 V_OR 选择偏高。改进措施：增加 RCD 吸收电路将漏感尖峰控制在 50V 以内，同时将匝比调整为 n=7，使 V_OR 降至 90V。改进后 V_DS = 375 + 90 + 50 = 515V，应力比降至 85.8%，仍偏高。进一步将 MOSFET 更换为 8N65（额定 650V），应力比降至 79.2%，满足降额要求。

电流应力计算：

初级峰值电流：I_pk = 2×P_out / (η × V_in(min) × D_max) = 2×60 / (0.85 × 120 × 0.45) ≈ 2.61A
电流应力比：2.61A / 7A = 37.3%，满足降额要求

功率与热应力计算：MOSFET 导通损耗 P_cond = I_rms² × R_DS(on)，其中 I_rms ≈ 1.1A，R_DS(on) = 1.2Ω（100℃时），P_cond ≈ 1.45W。开关损耗 P_sw ≈ 0.5 × V_DS × I_pk × (t_r+t_f) × f_sw ≈ 0.5 × 515 × 2.61 × 80ns × 65kHz ≈ 3.5W。总功耗约 5W。使用 TO-220 封装加散热器，RθJA = 25℃/W，环境温度 50℃ 时，T_j = 50 + 5×25 = 175℃，超过 150℃ 的额定值。

改进方案：选用 R_DS(on) 更低的 MOSFET（如 0.8Ω），并优化栅极驱动电阻以降低开关损耗。改进后总功耗降至 3.2W，T_j = 50 + 3.2×25 = 130℃，满足 80% 降额要求（即 ≤120℃ 仍有差距，需进一步优化散热器或降低开关频率）。

复盘教训：该案例揭示了应力分析的三个关键点：第一，电压应力往往由瞬态尖峰主导，而非稳态值；第二，功率应力与热应力必须联合分析，单纯降低导通损耗可能因开关损耗占比过高而收效甚微；第三，降额设计需要系统级权衡——提高 MOSFET 耐压等级会增加导通电阻，进而增加功耗，形成设计矛盾。实际工程中需要迭代优化，必要时采用软开关技术或 SiC/GaN 器件来突破硅器件的性能极限。

七、常见误区与总结

在应力分析与降额设计中，工程师常犯以下错误：

误区一：只关注单一应力。实际失效往往是多种应力共同作用的结果。例如，高电压应力会加速热载流子注入，而热应力又会加剧电压应力导致的介质退化。必须进行多应力耦合分析。
误区二：忽略瞬态应力。稳态应力正常不代表器件安全。上电浪涌、负载突变、ESD 事件等瞬态应力往往是失效的直接诱因。
误区三：降额比例一刀切。不同器件、不同应用场景的降额要求不同。航天级产品要求 50% 降额，而消费电子可能只需 80% 降额。过度降额会增加成本和体积，降额不足则埋下可靠性隐患。
误区四：忽视应力与寿命的量化关系。降额不是“拍脑袋”定比例，而应基于失效物理模型，计算降额后的预期寿命，并与产品设计寿命进行对比验证。

总结而言，应力分析是硬件可靠性设计的核心环节。电压、电流、功率、热四类应力相互关联，共同决定器件的失效模式与寿命。设计者需要建立完整的应力分析流程：识别关键器件 → 计算稳态与瞬态应力 → 评估应力比 → 建立热模型 → 应用失效物理模型预测寿命 → 迭代优化设计。只有将应力分析从“事后验证”提升为“事前设计”，才能真正实现高可靠的硬件系统。