2、电源芯片基础：线性稳压器（LDO）、开关稳压器（Buck/Boost/Buck-Boost）的工作原理与效率定义
电源芯片是电子系统的心脏，其效率直接决定整机的温升、续航与可靠性。在嵌入式、通信与工业产品中，工程师最常打交道的两类电源芯片是线性稳压器（LDO）与开关稳压器（DC-DC，含Buck、Boost、Buck-Boost）。理解它们的工作原理与效率定义，是进行电源树设计、效率优化与测试验证的前提。本章将从拓扑结构、能量转换机制、效率公式推导、关键参数对比及工程选型逻辑五个维度展开，帮助读者建立从“芯片选型”到“板级测试”的完整认知框架。
2.1 线性稳压器（LDO）的工作原理与效率边界
核心原理：从“可变电阻”到“负反馈闭环”
LDO（Low Dropout Regulator）的本质是一个受误差放大器控制的动态可变电阻。其内部由调整管（通常为PMOS或NMOS）、误差放大器、基准电压源和反馈分压电阻构成。当输出电压因负载变化而下降时，反馈电压Vfb随之降低，误差放大器输出控制信号使调整管的导通电阻减小，从而提升输出电压；反之亦然。这种闭环调节机制使得LDO在输入电压高于输出电压一定余量（即Dropout电压）时，能够维持稳定的输出。
LDO的效率定义为输出功率与输入功率之比：
η = (Vout × Iout) / (Vin × Iin) ≈ Vout / Vin由于LDO的输入电流近似等于输出电流（忽略静态电流Iq），效率主要由输入输出电压差决定。例如，将5V转换为3.3V时，理论最高效率仅为66%，剩余34%的能量以热量形式消耗在调整管上。这一特性决定了LDO适用于压差小、负载电流小的场景，如数字核心供电（1.8V→1.2V）或模拟前端供电（3.3V→2.8V）。
判断方法：LDO选型的三个关键指标
- Dropout电压：指维持稳压所需的最小输入输出电压差。低压差LDO（如100mV@1A）适合电池供电场景；标准LDO（如500mV）适合压差较大的场景。
- 静态电流（Iq）：指芯片自身消耗的电流。在待机功耗敏感的IoT设备中，应选择Iq低于1μA的LDO。
- 电源抑制比（PSRR）：衡量LDO对输入纹波的抑制能力。高频PSRR（>100kHz）对射频供电尤为重要，通常需要结合前级滤波电容进行优化。
案例拆解：传感器供电的LDO选型与效率验证
某工业数据采集器需要为24位ADC提供3.3V模拟电源，输入来自5V开关电源。初始方案选用AMS1117-3.3，实测效率为66%，但ADC输出噪声达到15μVpp，超出规格。分析发现，AMS1117在5V输入下的PSRR在100kHz处仅40dB，无法有效抑制前级Buck的开关纹波。改用低噪声LDO（如TPS7A4901，PSRR@100kHz=70dB）后，噪声降至4μVpp，同时通过增加10μF低ESR陶瓷电容优化瞬态响应。效率虽仍为66%，但系统信噪比提升了12dB，满足了计量精度要求。
2.2 开关稳压器（Buck/Boost/Buck-Boost）的工作原理与效率模型
核心原理：电感储能与PWM/PFM调制
开关稳压器通过高速开关（通常为MOSFET）将输入电压斩波成方波，再经电感-电容滤波器平滑为直流输出。以Buck为例，当开关管导通时，输入通过电感向负载供电并储存磁能；当开关管关断时，电感续流二极管（或同步整流管）维持负载电流。输出电压由占空比D决定：Vout = D × Vin（连续导通模式CCM下）。Boost拓扑则通过先储能后释放的方式实现升压：Vout = Vin / (1-D)。Buck-Boost可输出反相或同相电压，适用于输入电压可能高于或低于输出电压的场景。
开关稳压器的效率模型比LDO复杂，主要损耗包括：
- 导通损耗：Pcond = Iout² × Rds(on) × D（开关管导通电阻产生的损耗）。
- 开关损耗：Psw = 0.5 × Vin × Iout × (tr + tf) × fsw（开关上升/下降沿交叠损耗）。
- 栅极驱动损耗：Pgate = Qg × Vgs × fsw（驱动MOSFET栅极电容的损耗）。
- 电感损耗：包含直流电阻损耗（DCR）和磁芯损耗（磁滞与涡流）。
- 静态损耗：芯片内部控制电路消耗的电流。
判断方法：效率曲线与工作模式选择
实际效率并非恒定值，而是随负载电流变化。轻载时，开关损耗和静态损耗占主导，效率较低；重载时，导通损耗占主导。现代电源芯片支持PFM（脉冲频率调制）模式，在轻载时自动降低开关频率，减少开关损耗，提升轻载效率。选型时应查看数据手册中的效率曲线，确认目标负载点是否处于高效区间（通常为满载的30%~80%）。
| 拓扑 | 输出电压关系 | 典型效率 | 纹波 | 适用场景 |
|---|---|---|---|---|
| LDO | Vout < Vin | 30%~70% | 极低（<1mVpp） | 小电流、低噪声模拟供电 |
| Buck | Vout < Vin | 85%~95% | 10~50mVpp | 大电流数字核心、IO供电 |
| Boost | Vout > Vin | 80%~90% | 20~80mVpp | 电池升压、LED驱动 |
| Buck-Boost | Vout可高于或低于Vin | 75%~88% | 30~100mVpp | 电池电压波动大的场景 |
案例拆解：FPGA多路电源树的效率优化
某通信板卡采用Xilinx Kintex-7 FPGA，需要1.0V/12A核心电压、1.8V/3A辅助电压、3.3V/2A IO电压。初始方案全部使用LDO，总功耗达到25W，板卡温升严重。优化后采用两级架构：先用一个12V→5V的Buck（效率92%）作为中间总线，再用两个Buck分别产生1.0V（效率88%）和1.8V（效率90%），3.3V直接由12V Buck（效率91%）提供。整体效率从LDO方案的45%提升至82%，功耗降至8.5W。关键优化点包括：选择低Rds(on)的MOSFET（如2.5mΩ）、使用低DCR电感（0.8μH，DCR=3.2mΩ）、将开关频率设为500kHz以平衡效率与纹波。
2.3 效率定义与测试方法
核心原理：效率的精确测量与误差控制
效率的工程定义是输出功率与输入功率之比，但实际测量中需注意仪表精度与接线方式。输入功率应使用四线开尔文接法测量，避免线缆压降引入误差。输出纹波会影响有效值测量，建议使用带宽限制为20MHz的示波器测量纹波，并用功率分析仪（如WT310E）同步采集电压电流。对于动态负载，效率应取平均功率而非瞬时功率。
判断方法：效率测试的标准流程
- 使用可编程电子负载设定负载电流，从10%满载开始，以10%步进递增至110%满载。
- 在每个负载点稳定5分钟后，记录输入电压、输入电流、输出电压、输出电流。
- 计算效率η = (Vout × Iout) / (Vin × Iin) × 100%，并绘制效率-负载曲线。
- 记录关键温度点（如电感表面、MOSFET表面），确保不超过规格限值。
案例拆解：Buck效率测试中的“假效率”陷阱
某工程师测试Buck效率时，发现轻载效率高达98%，远超数据手册的90%。排查发现，电子负载的电流采样电阻位于低端，导致输出电压测量点包含了地线压降。实际Vout比设定值低0.3V，而输入电流测量未扣除万用表的分流损耗。修正后采用四线制测量，并在芯片输出端直接焊接测试点，测得真实效率为89.5%，与手册一致。
2.4 常见误区与总结复盘
- 误区一：LDO效率低就完全不用。实际上，在压差小于0.5V且电流小于200mA时，LDO的功耗损失可控制在0.1W以内，且其低噪声、无EMI优势是开关电源无法替代的。
- 误区二：开关频率越高越好。高频虽能减小电感尺寸，但开关损耗与频率成正比，且高频EMI更难抑制。应综合效率、体积与成本选择频率。
- 误区三：忽略电感饱和电流。电感饱和会导致电流突变，损坏开关管。选型时需确保电感的饱和电流大于最大峰值电流的1.2倍。
- 误区四：只关注满载效率。物联网设备大部分时间处于待机状态，轻载效率（1mA~10mA）往往比满载效率更重要。应优先选择支持PFM模式的芯片。