3、半导体物理基础:PN结、载流子、掺杂、导通与截止的物理机制

模拟电路设计的根基在于对半导体物理行为的深刻理解。无论是二极管、三极管、场效应管还是集成运放,其宏观电气特性——导通、截止、放大、饱和——均源于微观层面载流子的产生、复合、扩散与漂移。本章将聚焦PN结这一核心结构,从掺杂工艺出发,系统解析载流子的运动规律,揭示正向导通与反向截止的物理本质,为后续学习二极管应用、晶体管放大电路以及功率器件热特性奠定坚实的理论基础。

PN结物理机制与载流子运动全景图 P型半导体 受主杂质(硼B) 多子:空穴(p₀≈Nₐ) 少子:电子(n₀≈nᵢ²/Nₐ) h⁺ h⁺ h⁺ h⁺ h⁺ N型半导体 施主杂质(磷P) 多子:电子(n₀≈Nᴅ) 少子:空穴(p₀≈nᵢ²/Nᴅ) e⁻ e⁻ e⁻ e⁻ e⁻ 空间电荷区(耗尽区) A⁻ A⁻ A⁻ D⁺ D⁺ D⁺ 内建电场 Eᵢ 电位势垒 V₀≈0.7V(Si) 空穴扩散 → ← 电子扩散 正向偏置(导通) 外电场削弱内建电场 → 耗尽区变窄 势垒降低 → 多子扩散电流增大 V_D > V₀(约0.7V)时电流指数上升 I = I₀(e^(V/V_T) - 1) V_T = kT/q ≈ 26mV @ 300K 反向偏置(截止) 外电场增强内建电场 → 耗尽区变宽 势垒升高 → 多子扩散被抑制 仅少子漂移形成微小反向饱和电流 I ≈ -I₀(μA~nA级) 温度每升高10°C,I₀约翻倍

上图系统性地展示了PN结的完整物理图景:左侧P型区以空穴为多数载流子(多子),右侧N型区以电子为多子。当两种半导体结合时,浓度梯度驱动多子向对侧扩散,留下不可移动的带电离子,形成空间电荷区(耗尽区)。该区域内的内建电场Eᵢ方向从N指向P,阻止多子进一步扩散,最终达到动态平衡。当施加外部偏置时,耗尽区的宽度和势垒高度发生改变,从而控制宏观电流的导通与截止。以下各节将深入拆解每个环节的物理机制与工程意义。

3.1 掺杂:半导体导电能力的“基因编辑”

本征硅(纯度99.9999999%)在室温下载流子浓度极低(nᵢ≈1.5×10¹⁰ cm⁻³),导电性接近绝缘体。掺杂(Doping)是通过离子注入或热扩散工艺,向硅晶格中引入特定杂质原子,从而精确控制载流子类型和浓度,这是半导体器件制造的第一步,也是PN结形成的物质基础。

  • 施主杂质(Donor):第V族元素(磷P、砷As、锑Sb)。其最外层有5个价电子,与周围4个硅原子形成共价键后,多余的第5个电子极易挣脱原子束缚成为自由电子,留下带正电的不可移动离子(D⁺)。每掺入一个施主原子,约提供一个自由电子,使电子成为多子。
  • 受主杂质(Acceptor):第III族元素(硼B、铝Al、镓Ga)。其最外层仅3个价电子,与硅成键时形成一个空位(空穴)。邻近电子填补该空位后,空位转移,等效于带正电的空穴在晶格中移动。每掺入一个受主原子,约提供一个空穴,使空穴成为多子。
  • 补偿掺杂:实际工艺中P型和N型区域可能同时存在两种杂质,最终导电类型由净掺杂浓度决定(N_D - N_A 或 N_A - N_D)。高浓度补偿会降低载流子迁移率,工程中应尽量避免。
参数轻掺杂(低浓度)重掺杂(高浓度)工程影响
掺杂浓度范围10¹⁴ ~ 10¹⁶ cm⁻³10¹⁸ ~ 10²⁰ cm⁻³决定击穿电压与串联电阻
电阻率高(1~10 Ω·cm)低(0.001~0.1 Ω·cm)影响功率损耗与散热
耗尽区宽度宽(数μm)窄(<0.1μm)决定耐压与结电容
典型应用高压二极管漂移区MOSFET源漏极、双极晶体管发射极需权衡耐压与导通电阻
工程经验:在功率MOSFET设计中,常采用“缓冲层”结构——在N⁻漂移区与N⁺衬底之间插入一层中等掺杂的N缓冲层。这并非为了导电,而是为了优化电场分布,防止过早雪崩击穿,同时降低导通电阻R_DS(on)。

3.2 PN结的形成与耗尽区:内建电场的建立

当P型和N型半导体通过合金法、扩散法或离子注入法结合时,界面两侧巨大的载流子浓度差(可达10¹⁵倍)驱动多子向对侧扩散。P区的空穴扩散至N区后与电子复合,N区的电子扩散至P区后与空穴复合。这一过程并非无限进行——扩散走的载流子留下了带相反电荷的不可移动离子,在界面附近形成从N指向P的内建电场Eᵢ。

内建电场对多子扩散起阻碍作用,同时驱动少子(P区的电子、N区的空穴)做漂移运动。当扩散电流与漂移电流完全相等时,PN结达到动态平衡,此时耗尽区宽度固定,结两端呈现一个电位差——接触电位差V₀(硅约0.7V,锗约0.3V)。值得注意的是,V₀仅取决于掺杂浓度和温度,与PN结面积无关。

  1. 耗尽区宽度公式:W = √[2ε_s(V₀+V_R)(N_A+N_D)/(q·N_A·N_D)],其中V_R为反向偏压。可见掺杂浓度越低,耗尽区越宽。
  2. 结电容:C_j = ε_s·A/W。耗尽区类似平行板电容器,反向偏压增大时W增大,C_j减小。这一特性被用于变容二极管(Varactor)设计。
  3. 击穿机制:当反向电压超过临界值时,耗尽区电场强度超过约3×10⁵ V/cm,触发雪崩倍增(高掺杂时则为齐纳隧穿),电流急剧增大。
设计要点:在高压整流电路中,必须确保PN结的击穿电压留有至少20%的裕量。例如,设计耐压1000V的二极管,其N⁻漂移区掺杂浓度应控制在约2×10¹⁴ cm⁻³,厚度约60μm。若掺杂浓度偏高,击穿电压将显著下降;若偏低,则导通电阻增大,功耗上升。

3.3 正向导通与反向截止:电流输运机制

PN结的I-V特性由载流子在耗尽区边界的行为决定,其数学表达为肖克利方程:I = I₀(e^(V/V_T) - 1),其中V_T = kT/q ≈ 26mV(300K),I₀为反向饱和电流。该方程揭示了PN结的单向导电性本质。

正向偏置(P接正,N接负):外电场方向与内建电场相反,削弱了势垒。耗尽区变窄,势垒高度从qV₀降至q(V₀-V)。这打破了原有的扩散-漂移平衡,使多子扩散电流占据主导。当外加电压V超过约0.5V(硅)时,电流随电压呈指数增长。此时,注入的少子在中性区积累,形成电导调制效应——高注入下N区电阻率显著降低,这是功率二极管正向压降较低的原因。

反向偏置(P接负,N接正):外电场与内建电场同向,势垒升高至q(V₀+V_R)。多子扩散被完全抑制,但少子漂移不受势垒影响——P区中热激发产生的电子和N区中的空穴会被电场扫过耗尽区,形成微弱的反向饱和电流I₀。I₀对温度极其敏感,因为少子浓度正比于nᵢ²,而nᵢ随温度指数上升。

工作状态耗尽区宽度势垒高度主导电流成分典型电流量级
零偏置W₀(平衡值)qV₀扩散=漂移(净零)0
正向偏置(V=0.7V)显著变窄q(V₀-V)≈0多子扩散mA ~ A
反向偏置(V=-100V)显著变宽q(V₀+V_R)少子漂移nA ~ μA
反向击穿极宽极高雪崩倍增/齐纳隧穿mA(需限流)
风险提示:反向偏置下的功耗为P = V_R × I₀,虽然I₀很小,但在高温环境(如汽车引擎舱125°C)下,I₀可能增大数百倍。若散热不良,结温持续上升会形成正反馈热失控,最终烧毁器件。设计时必须计算最坏温度下的反向功耗,并确保不超过封装允许的耗散功率。

3.4 工程案例:1N4007整流二极管反向恢复特性分析

1N4007是经典的1A/1000V整流二极管,广泛应用于工频整流。然而在开关电源(如反激变换器)中,其反向恢复时间t_rr过长(约2~30μs)会导致严重的开关损耗和电压尖峰。以下通过一个实际测试案例,展示PN结物理机制如何指导器件选型。

背景与约束:某12V/5A反激电源,开关频率100kHz,输出整流管原设计使用1N4007。实测满载效率仅82%,且开关管漏极电压尖峰高达650V(接近MOSFET耐压700V),存在炸机风险。

初始现象与数据:用电流探头测量整流管反向恢复电流,观察到峰值反向恢复电流I_rr达3.2A,恢复时间t_rr约4.8μs。这意味着在开关管导通瞬间,整流管仍处于反向导通状态,形成直通短路,导致巨大电流尖峰。

分析判断:1N4007为少子存储型器件,正向导通时N区积累大量少子空穴。当突然施加反向电压时,这些存储电荷不能瞬间消失,必须通过复合和漂移清除,形成反向恢复电流。其物理本质是PN结电荷存储效应。t_rr过长直接导致:①开关管开通损耗增大;②变压器漏感与整流管结电容谐振产生高压尖峰。

实际操作与结果:将整流管更换为肖特基二极管(如MBR1040,40V/10A),其金属-半导体结不存在少子存储效应,t_rr仅约10ns。更换后实测:效率提升至89.5%,漏极尖峰降至420V,开关管温升降低15°C。代价是肖特基管反向漏电流较大(高温下可达mA级),且耐压较低(通常<200V),需确认电路拓扑中反向电压不超过其额定值。

复盘经验:在开关电源设计中,整流管选型不能只看正向电流和反向耐压,必须关注反向恢复时间t_rr和软恢复特性。对于高压输出(如>100V),可选用超快恢复二极管(t_rr<100ns)或碳化硅二极管(零反向恢复)。

核心结论:PN结的导通与截止并非瞬时完成,而是受载流子注入与抽取的动力学过程控制。理解这一物理机制,是分析开关损耗、电磁干扰(EMI)和热失效的钥匙。在模拟电路设计中,我们不仅要关注静态I-V特性,更要关注动态开关行为——这正是PN结物理从理论走向工程实践的关键桥梁。