二、射频与EMC基础：射频信号特性、电磁干扰机理、EMC标准与认证概述

射频PCB设计的一切工作，都建立在对射频信号本质和电磁兼容规律的深刻理解之上。许多工程师在Layout阶段遇到的“玄学”问题——例如某个频点莫名超标、屏蔽罩盖上反而恶化、相邻通道串扰异常——其根源往往不在布线技巧本身，而在于对射频信号的回流路径、阻抗连续性和干扰耦合机理缺乏系统性认知。本章从射频信号的物理特性出发，梳理电磁干扰的三大要素与耦合路径，并给出EMC标准体系的实用导航图，为后续各章节的布局布线规则奠定理论基础。

2.1 射频信号特性：从波长到阻抗的工程直觉

射频设计的核心挑战在于：当电路尺寸与信号波长可比拟时，传统的集总参数思维不再适用，电压和电流在传输线上呈现波动特性。以2.4GHz ISM频段为例，自由空间波长约为12.5cm，而在FR4介质中的有效波长仅为约6cm。这意味着一条7cm长的微带线就已经接近一个波长，信号沿线的电压分布不再是均匀的——这正是射频Layout必须采用分布式参数设计的原因。

2.1.1 核心原理：波长、阻抗与趋肤效应

射频信号的三个基本物理量直接决定PCB设计策略：

• 波长与电尺寸：当导线长度超过λ/20时，必须按传输线处理。例如5GHz信号在FR4中λ≈3cm，超过1.5mm的走线就具有传输线效应，需要控制特征阻抗。
• 特征阻抗：射频系统统一采用50Ω单端、100Ω差分阻抗标准。阻抗不连续点（如过孔、宽度突变、分支）会产生反射，导致信号完整性和辐射问题。
• 趋肤效应：在1GHz时，铜的趋肤深度约2.1μm，电流集中在导体表面。这解释了为何射频走线需要更宽的线宽（降低损耗）和更光滑的铜箔表面（减少粗糙度损耗）。

2.1.2 判断方法：近场与远场的工程区分

近场与远场的分界距离为λ/2π（约0.16λ）。在近场区，电场和磁场独立衰减（分别与距离的立方和平方成反比）；在远场区，电磁波以平面波形式传播，电场与磁场比值固定为377Ω。对于PCB设计，这一区分至关重要：

在Layout阶段，我们主要关注近场效应——走线之间的串扰、电源平面的噪声耦合、过孔的寄生辐射都属于近场问题。而EMC测试中的辐射发射则主要关注远场表现。

2.1.3 案例拆解：2.4GHz LNA输入匹配的阻抗控制

某2.4GHz低噪声放大器（LNA）设计中，工程师发现实测增益比仿真低1.8dB，且噪声系数恶化0.5dB。排查过程如下：

1. 初始现象：S21实测为12.2dB，仿真值为14.0dB；S11实测-9dB，仿真-18dB。
2. 关键输入数据：PCB板材FR4（εr=4.4，损耗角正切0.02），板厚1.6mm，走线宽度0.3mm（按50Ω设计），LNA输入走线长度12mm。
3. 分析判断：计算实际特征阻抗——使用微带线公式，0.3mm线宽在1.6mm板厚下实际阻抗约52Ω，但走线经过一个过孔（阻抗约85Ω）和一段0.5mm的窄线（阻抗约65Ω），形成两处不连续点。
4. 实际操作：将过孔改为背钻（去除stub），窄线加宽至0.3mm，并在LNA输入脚增加并联2pF电容补偿寄生电感。
5. 结果对比：修改后S11改善至-16dB，S21提升至13.5dB，噪声系数降低0.3dB。
6. 复盘经验：射频走线的每一处几何变化都是潜在的阻抗不连续点，必须用场仿真工具（如HFSS、SIwave）验证关键链路。

2.2 电磁干扰机理：三要素与耦合路径

电磁干扰的产生必须同时具备三个条件：干扰源、耦合路径和敏感设备。PCB设计中的EMC工作，本质上就是切断或削弱这三者中的任意一环。理解耦合路径的物理本质，是制定有效Layout策略的前提。

2.2.1 核心原理：四大耦合路径

• 传导耦合：干扰通过电源线、信号线、地线等物理导体传播。典型例子是DCDC开关噪声沿电源平面传播至射频VCO供电端。
• 辐射耦合：干扰源以电磁波形式向外辐射，被敏感电路接收。走线充当天线，其效率与电长度和环路面积成正比。
• 容性耦合（电场耦合）：相邻走线之间的寄生电容导致高频信号耦合。耦合强度与间距成反比，与走线平行长度成正比。
• 感性耦合（磁场耦合）：电流环路产生的磁场在相邻环路中感应电压。耦合强度与环路面积、电流变化率（di/dt）成正比。

2.2.2 判断方法：耦合路径的快速识别

在Layout评审中，可通过以下清单快速定位潜在耦合风险：

1. 检查回流路径：信号走线的正下方是否有完整的地平面？如果地平面被分割，回流电流将被迫绕行，形成大环路。
2. 检查环路面积：电源和地之间的去耦电容是否靠近负载？DCDC的开关环路（输入电容→开关管→电感→输出电容）面积是否最小化？
3. 检查平行走线：高速数字信号与射频信号是否在同一层平行走线超过λ/20？层间是否正交布线？
4. 检查连接器/线缆：外部线缆是否经过滤波？屏蔽层接地是否良好（360°端接而非“猪尾巴”式）？

2.2.3 实战场景：DCDC噪声对GPS接收机的干扰

某车载GPS模块（1575.42MHz）在发动机启动后出现定位丢失，频谱仪显示在1575MHz附近出现约-85dBm的宽带噪声。排查过程：

• 初始现象：GPS灵敏度从-142dBm恶化至-128dBm，C/N0下降12dB。
• 关键输入数据：DCDC开关频率2.2MHz，上升沿1.2ns，输出电流0.8A；GPS天线与DCDC距离25mm，中间无屏蔽。
• 分析判断：DCDC的开关节点（SW）电压摆幅12V，上升沿1.2ns对应频谱能量延伸至约300MHz（0.35/tr），但通过PCB走线和电源平面的谐波辐射，在1.5GHz附近仍有残余能量。
• 实际操作：①在SW节点增加RC吸收电路（4.7Ω+100pF）减缓振铃；②将DCDC电感改为屏蔽式功率电感；③在GPS天线下方增加接地过孔阵列形成隔离栅；④在DCDC输出端增加π型滤波器（1μH+22μF+100nF）。
• 结果对比：整改后GPS灵敏度恢复至-140dBm，C/N0提升10dB。
• 复盘经验：开关电源的谐波辐射是射频系统最顽固的干扰源之一，Layout阶段必须将DCDC远离射频敏感电路，并预留滤波和屏蔽位置。

2.3 EMC标准与认证概述：从CISPR到FCC的实用导航

EMC标准是产品进入市场的“通行证”。对于射频PCB设计工程师而言，不需要背诵所有标准条款，但必须理解标准背后的测试原理和限值逻辑，以便在设计阶段就预留合规裕量。

2.3.1 核心原理：标准体系与测试方法

理解测试布置至关重要：传导发射测试使用LISN（线路阻抗稳定网络）在电源端口测量；辐射发射测试在电波暗室中进行，天线距离为3m或10m。PCB设计中的滤波和屏蔽措施，必须针对这些测试条件进行优化。

2.3.2 判断方法：预测试与设计裕量

正规的EMC认证流程通常包括：预测试（Pre-scan）→ 整改 → 正式测试。但更高效的做法是在设计阶段就进行EMC风险评估：

1. 频谱规划：列出板上所有时钟频率及其谐波，检查是否落在敏感频段（如FM广播88-108MHz、GSM 900MHz等）。
2. 裕量目标：设计目标应比标准限值低6dB以上，以覆盖批量生产中的工艺偏差。
3. 仿真验证：使用IBIS模型进行信号完整性仿真，提取走线辐射估算值；使用PI仿真验证电源平面噪声。
4. 预测试：在实验室使用近场探头和频谱仪进行预扫描，定位主要辐射源。

2.3.3 案例拆解：蓝牙模块的FCC认证整改

某BLE 5.0模块（2.4GHz）在FCC预测试中，辐射发射在480MHz（第4次谐波）处超标6dB。整改过程：

• 初始现象：480MHz处辐射值43dBμV/m（限值40dBμV/m），且2400MHz基波正常。
• 关键输入数据：模块使用2层板，天线为PCB倒F天线；晶振26MHz，BLE芯片内部DCDC开关频率1.5MHz。
• 分析判断：480MHz并非BLE基波的整数倍谐波，而是晶振26MHz的18次谐波（26×18=468MHz，接近480MHz）。进一步用近场探头定位，发现辐射源在晶振附近的地平面边缘。
• 实际操作：①在晶振下方增加接地过孔阵列（间距λ/20≈3mm）；②晶振电源引脚增加磁珠（600Ω@100MHz）+100nF电容；③将晶振走线包地处理；④在模块边缘增加接地过孔围栏。
• 结果对比：整改后480MHz处辐射降至32dBμV/m，裕量8dB。
• 复盘经验：晶振是射频产品中最常见的“隐形辐射源”，其谐波可能落在完全意想不到的频点。Layout时务必保证晶振下方地平面完整，且远离天线和接口。

2.4 常见误区与设计复盘

在射频PCB设计实践中，以下误区具有普遍性，值得反复强调：

• 误区一：只关注信号走线，忽略回流路径。信号走线下方地平面不完整，导致回流电流绕行，形成大环路天线。正确做法是：关键信号走线下方必须有连续地平面，且过孔换层时提供相邻地过孔。
• 误区二：认为“地”是理想的零电位。实际上，地平面上的噪声电压（地弹）可能达到数十毫伏，对于射频电路而言这是不可接受的。正确做法是：采用星型接地或分割地平面，将数字地、模拟地、射频地分区管理。
• 误区三：屏蔽罩“一罩了之”。屏蔽罩如果接地不良或开孔过大，反而可能形成谐振腔，恶化EMC性能。正确做法是：屏蔽罩四周多点接地（间距<λ/20），内部避免悬空金属。
• 误区四：滤波电容“越多越好”。不同容值的电容并联时，如果布局不当，寄生电感可能使电容在特定频率呈现感性，反而形成谐振峰。正确做法是：每个电源引脚放置100nF+10nF+1nF组合，且紧靠引脚放置。