4、无源器件基础：电阻、电容、电感在射频下的寄生效应、品质因数（Q值）、自谐振频率及片上实现
射频集成电路（RFIC）的设计中，无源器件（电阻、电容、电感）往往决定了电路的最终性能边界。与低频模拟电路不同，在GHz频段下，任何物理器件都呈现出复杂的频率依赖特性：导线自身的寄生电感、介质损耗、趋肤效应、衬底耦合等都会显著改变器件的实际阻抗。本章将系统梳理三大无源器件在射频下的寄生效应模型、品质因数（Q值）与自谐振频率（SRF）的物理本质，并深入探讨它们在CMOS工艺中的片上实现方式与设计权衡。理解这些基础，是后续设计低噪声放大器（LNA）、压控振荡器（VCO）和阻抗匹配网络的前提。
上图概括了本章的核心知识框架：三大无源器件在射频下的寄生效应、关键指标（Q值与SRF）以及片上实现路径。下面我们将逐一深入剖析每个器件的物理机制与工程实践。
4.1 电阻的射频寄生效应与片上实现
4.1.1 核心原理：电阻的高频等效模型
理想电阻的阻抗是纯实数，但在射频下，实际电阻必须用包含寄生电感和寄生电容的等效电路来描述。一个典型的薄膜电阻在GHz频段下的等效模型为：串联寄生电感 \(L_s\)（由引线和体电阻自身几何结构产生，典型值0.1~1nH），并联寄生电容 \(C_p\)（由电阻体与衬底之间的介质层形成，典型值10~100fF），以及电阻体本身的频率依赖特性（趋肤效应导致有效电阻随频率升高而增大）。其阻抗表达式为：
Z(f) = (R_s + jωL_s) || (1/(jωC_p))当频率接近自谐振频率 \(f_{SR} = 1/(2π√(L_s C_p))\) 时，电阻呈现明显的感性或容性，完全偏离其标称阻值。在射频设计中，通常要求工作频率远低于 \(f_{SR}\)，以确保电阻的阻抗特性可控。
4.1.2 判断方法与设计考量
在RFIC设计中，选择电阻类型需考虑以下关键参数：
- 方块电阻（Sheet Resistance）：决定单位面积阻值，多晶硅电阻典型值为5~50Ω/□，而阱电阻可达1kΩ/□以上。
- 温度系数（TCR）：多晶硅电阻的TCR约为+1000ppm/℃，而薄膜电阻（如TaN）可低至±50ppm/℃。
- 寄生电容：电阻体与衬底间的氧化层电容会引入信号泄漏，高频时需采用“悬浮”布局或接地屏蔽。
- 电压系数（VCR）：扩散电阻和阱电阻的阻值随偏置电压变化明显，不适合精密偏置电路。
4.1.3 案例拆解：2.4GHz LNA偏置电阻的选型
设计一个2.4GHz LNA的栅极偏置电阻，目标阻值5kΩ。初始方案采用高阻多晶硅电阻（方块电阻1kΩ/□），仅需5个方块即可实现，面积约5μm×5μm。但仿真发现，该电阻的寄生电容 \(C_p\) 约为80fF（主要由多晶硅-衬底氧化层电容构成），在2.4GHz下其等效并联阻抗约为830Ω，严重分流了栅极偏置信号，导致增益下降2dB。
优化过程：改用低阻多晶硅（方块电阻50Ω/□），需要100个方块，面积增大至50μm×5μm，但寄生电容降至约20fF（因为氧化层厚度相同，面积增大但单位面积电容不变，实际总电容与面积成正比——此处需注意，面积增大反而增加电容，因此正确做法是采用“高阻值+小面积”策略，或使用“电阻串联”结构）。最终采用三个1.67kΩ电阻串联，每个电阻面积缩小，总寄生电容降至30fF，同时利用金属屏蔽层将电阻与衬底隔离，将有效寄生电容进一步降低至15fF。优化后，2.4GHz下的等效并联阻抗提升至4.4kΩ，增益损失控制在0.3dB以内。
4.1.4 常见误区与总结
- 误区一：认为电阻的Q值不重要。实际上，在谐振电路中，电阻的寄生电容会改变谐振频率，寄生电感会引入额外相移。
- 误区二：忽略衬底损耗。高频时，电阻体与衬底之间的位移电流会流入衬底，造成有效阻值下降。
- 误区三：盲目追求高方块电阻。高方块电阻通常意味着更薄的导电层，导致电流密度受限和更差的可靠性。
4.2 电容的射频特性与片上实现
4.2.1 核心原理：电容的高频等效模型与Q值
理想电容的阻抗为 \(1/(jωC)\)，但实际电容包含等效串联电阻（ESR，由电极和介质损耗产生）和等效串联电感（ESL，由电极几何结构和引线产生）。其等效模型为RLC串联电路，阻抗表达式为：
Z(f) = R_ESR + j(ωL_ESL - 1/(ωC))品质因数定义为 \(Q = |X|/R = (1/(ωC) - ωL)/R\)。在低频段，Q值随频率升高而增大（因为容抗减小，但ESR基本不变）；当频率接近自谐振频率 \(f_{SR} = 1/(2π√(L_ESL C))\) 时，Q值达到峰值后急剧下降，超过SRF后电容呈现感性。在RFIC设计中，电容的Q值通常要求在30以上，以保证谐振电路的选频特性。
4.2.2 片上电容类型对比
| 类型 | 结构 | 电容密度 (fF/μm²) | Q值 @2.4GHz | 电压线性度 | 工艺兼容性 |
|---|---|---|---|---|---|
| MIM | 金属-绝缘体-金属 | 1~2 | 50~100 | 优 | 需额外掩模 |
| MOM | 金属-氧化物-金属（侧壁） | 0.5~1.5 | 30~80 | 优 | 标准CMOS |
| MOS | 多晶硅-氧化层-衬底 | 3~5 | 10~30 | 差（强非线性） | 标准CMOS |
| PN结 | 反偏二极管 | 0.3~1 | 5~15 | 极差 | 标准CMOS |
MIM电容具有最高的Q值和良好的电压线性度，但需要额外的掩模层，成本较高。MOM电容利用金属层侧壁电容，无需额外工艺，在先进节点中应用广泛。MOS电容密度最高，但其C-V曲线强非线性，仅适用于电源去耦等对线性度要求不高的场景。
4.2.3 案例拆解：VCO谐振腔的电容选择
设计一个5GHz VCO，谐振腔需要2pF的固定电容与变容管并联。初始方案采用MOS电容（密度4fF/μm²），面积仅500μm²。但实测发现，在0.9V控制电压下，MOS电容的C-V曲线斜率导致VCO增益 \(K_{VCO}\) 波动超过30%，相位噪声恶化5dB。
优化方案：改用MIM电容（密度1.5fF/μm²），面积增至1333μm²，但C-V特性几乎平坦，\(K_{VCO}\) 波动降至5%以内。同时，MIM电容的Q值（约80）远高于MOS电容（约20），谐振腔的等效并联电阻增大，提升了振荡幅度，相位噪声改善3dB。代价是面积增加约0.8倍，但在5GHz频段，面积成本可接受。
4.2.4 常见误区与总结
- 误区一：忽略ESL的影响。在毫米波频段（>30GHz），即使1pH的ESL也会显著降低SRF。
- 误区二：将电容的Q值视为常数。实际上，Q值随频率变化，设计时应以工作频点的Q值为准。
- 误区三：忽视电容的寄生基板耦合。MIM电容的底板与衬底之间存在寄生电容，高频时可能形成反馈路径。
4.3 电感的射频特性与片上实现
4.3.1 核心原理：片上电感的物理模型
片上电感是RFIC中最具挑战性的无源器件。其等效模型包含：串联电感 \(L_s\)（由螺旋走线产生）、串联电阻 \(R_s\)（由金属走线的欧姆损耗和趋肤效应产生）、氧化层电容 \(C_{ox}\)（金属与衬底之间的介质电容）、衬底电阻 \(R_{sub}\) 和衬底电容 \(C_{sub}\)。该模型呈现典型的“π”型拓扑。品质因数定义为：
Q = (ωL_s/R_s) × (R_p/(R_p + R_s)) × (1 - (ω/ω_SRF)²)其中 \(R_p\) 代表衬底损耗的等效并联电阻，\(\omega_{SRF}\) 为自谐振角频率。Q值在低频时受 \(R_s\) 限制，高频时受衬底损耗和自谐振效应限制，存在一个最佳频率点 \(f_{Qmax}\)。
4.3.2 片上电感设计参数与优化
- 几何参数：外径（D）、线宽（W）、线间距（S）、圈数（N）。增大线宽可降低 \(R_s\) 但增加寄生电容；增大外径可提高电感值但增加面积。
- 衬底屏蔽：采用 patterned ground shield（PGS）可阻断电场耦合到衬底，但会引入涡流损耗，需优化屏蔽开口方向。
- 差分结构：对称差分电感可抑制共模衬底噪声，且Q值比单端结构高20%~30%。
- 堆叠电感：利用多层金属串联，可在相同面积下获得更高电感值，但层间介质损耗会降低Q值。
4.3.3 案例拆解：2.4GHz LNA负载电感的设计迭代
某2.4GHz LNA采用电感负载，目标电感值5nH，Q值>12。初始设计采用3圈方形螺旋电感，外径200μm，线宽10μm，间距2μm。电磁仿真结果显示：\(L_s=5.2nH\)，\(Q=9.8\) @2.4GHz，SRF=11GHz。Q值未达标。
分析过程：通过仿真数据分解，发现 \(R_s=8.5Ω\)（直流电阻仅3.2Ω，趋肤效应贡献显著），衬底损耗等效 \(R_p=450Ω\)。Q值受限的主要因素是金属损耗。
优化步骤：
- 将线宽从10μm增至15μm，\(R_s\) 降至5.8Ω，但寄生电容增大，SRF降至9.5GHz。
- 采用顶层厚金属（3μm铝）替代1μm薄金属，\(R_s\) 进一步降至3.5Ω。
- 添加PGS屏蔽，衬底损耗 \(R_p\) 提升至800Ω，但涡流损耗使 \(R_s\) 增加0.5Ω。
- 最终采用15μm线宽、3μm厚金属、PGS屏蔽，\(Q=13.5\) @2.4GHz，SRF=8.8GHz，满足设计指标。
4.3.4 常见误区与总结
- 误区一：认为圈数越多电感值越大越好。圈数增加会增大寄生电容，SRF下降，且相邻圈间耦合电容可能引入自谐振模式。
- 误区二：忽略衬底掺杂浓度的影响。重掺杂衬底（低阻）会显著增加涡流损耗，高阻衬底（SOI或高阻硅）可提升Q值30%以上。
- 误区三：将Q值视为固定值。Q值随频率变化，设计时需确保在目标频点附近Q值处于峰值区域。
4.4 无源器件的综合对比与设计策略
| 器件 | 主要寄生参数 | Q值典型范围 | SRF典型范围 | 片上实现要点 |
|---|---|---|---|---|
| 电阻 | L_s (0.1~1nH), C_p (10~100fF) | —（非谐振器件） | 1~10GHz | 多晶硅优先，屏蔽接地 |
| 电容 | ESR (0.1~2Ω), ESL (10~100pH) | 30~100 | 5~50GHz | MIM/MOM优先，避免MOS |
| 电感 | R_s (1~10Ω), C_ox (50~200fF) | 5~20 | 5~15GHz | 厚金属，PGS屏蔽，差分结构 |
在RFIC设计中，无源器件的选择需遵循以下策略：首先明确工作频率与目标Q值，其次评估工艺可用的金属层和介质厚度，最后通过电磁仿真迭代优化几何参数。值得注意的是，随着工艺节点缩小，无源器件的Q值并不一定提升——金属层变薄、介质层变薄反而可能增加损耗。因此，在先进节点中，无源器件的设计往往成为性能瓶颈，需要结合封装集成（如IPD技术）来突破。