3、射频工艺与器件：CMOS、SOI、GaAs、GaN等工艺特点，以及MOSFET、HBT、HEMT等器件模型与寄生效应
射频前端芯片的设计，其物理根基在于所选用的半导体工艺与有源器件。工艺决定了器件的截止频率（fT/fmax）、击穿电压（BV）、噪声系数（NF）以及无源元件的Q值，进而直接约束了PA的功率附加效率（PAE）与LNA的噪声匹配极限。本章将系统对比CMOS、SOI、GaAs、GaN四大主流工艺的电气特性与适用场景，并深入剖析MOSFET、HBT、HEMT三类核心器件的等效电路模型、寄生参数来源及其对射频性能的量化影响。理解这些底层物理机制，是进行后续电路拓扑选型与版图优化的前提。
3.1 四大射频工艺平台的电气特性对比
射频前端设计的第一步是选择工艺平台。不同工艺在截止频率、击穿电压、衬底电阻率、无源元件Q值以及集成度之间做出不同权衡。下表从射频设计最关心的维度对CMOS、SOI、GaAs、GaN进行量化对比。
| 工艺参数 | Bulk CMOS (28nm) | RF-SOI (45nm) | GaAs HBT (2μm) | GaN HEMT (0.25μm) |
|---|---|---|---|---|
| 典型 fT / fmax | 250 / 300 GHz | 200 / 250 GHz | 70 / 150 GHz | 30 / 80 GHz |
| 击穿电压 BV | 1.2 - 2.5 V | 1.5 - 3.3 V | 8 - 15 V | 40 - 100 V |
| 衬底电阻率 | 10 - 20 Ω·cm | > 1 kΩ·cm | > 10⁷ Ω·cm (半绝缘) | > 10⁷ Ω·cm (SiC) |
| 电感 Q 值 (5GHz) | 10 - 15 | 20 - 30 | 30 - 50 | 30 - 40 |
| 功率密度 (W/mm) | 0.1 - 0.3 | 0.2 - 0.5 | 0.5 - 1.0 | 3 - 8 |
| 集成度 | 极高 (数字+模拟) | 高 (开关+PA) | 低 (仅射频) | 低 (功率级) |
| 典型应用 | 收发机SoC | 天线开关/LNA | PA/开关/LNA | 基站PA/雷达 |
核心判断逻辑：选择工艺时，首先看供电电压与输出功率的约束。若目标PA输出功率超过+30dBm且供电电压高于5V，GaAs或GaN是必然选择；若设计目标是低噪声LNA且要求与数字基带集成，则CMOS或SOI更合适。其次看衬底损耗——SOI和GaAs的半绝缘衬底能显著提升电感Q值，这对匹配网络设计至关重要。
3.2 MOSFET器件模型与寄生效应
MOSFET在射频设计中主要用作LNA的增益器件、PA的开关模式功率级以及混频器的跨导级。其小信号等效电路包含本征部分与寄生部分。本征部分由栅极-源极电容Cgs、栅极-漏极电容Cgd、跨导gm和输出电导gds构成；寄生部分则包括栅极多晶硅电阻Rg、源漏接触电阻Rs/Rd、衬底网络以及互连金属寄生。
射频MOSFET建模的关键在于准确描述Cgs与Cgd随偏置和频率的变化。在深亚微米工艺中，Cgd通过Miller效应放大，会显著降低增益并引入前馈噪声。工程上常采用以下方法应对：
- 共源共栅结构：用共栅管隔离Cgd的Miller效应，使输入输出隔离度提升20dB以上。
- 中和电容法：在差分对交叉位置加入中和电容Cn，抵消Cgd的反馈电流，常用于5GHz以上LNA。
- 多指栅极布局：将单指栅极拆分为多指并联，使Rg按指数的平方反比下降，降低热噪声。
栅极电阻Rg是MOSFET热噪声的主要来源之一。其噪声电压谱密度为4kTRg，在低噪声设计中必须将Rg控制在10Ω以内。版图层面，采用双端栅极接入（即栅极两端同时引出金属）可将有效Rg降低至原来的1/4。
工程经验：在28nm CMOS工艺中，LNA设计通常选择沟道长度接近最小尺寸的1.5-2倍（如40-60nm），以在fT与输出阻抗之间取得平衡。过短的沟道虽然提升fT，但会降低本征增益Av=gm/gds，导致匹配困难。
3.3 HBT器件模型与特性
异质结双极晶体管（HBT）采用不同带隙材料构成发射结（如InGaP/GaAs或SiGe/Si），其核心优势在于极高的截止频率和优异的线性度。HBT的电流传输遵循指数关系，跨导gm=Ic/VT远高于MOSFET，因此相同功耗下可获得更高增益。
HBT的小信号模型包含基极电阻Rb、发射极电阻Re、集电极电阻Rc，以及本征的Cbe、Cbc和受控电流源gm·Vbe。其中Rb对噪声系数影响最大，因为基极电流流过Rb产生散粒噪声。HBT的fmax受限于Rb与Cbc的乘积，因此版图设计需尽量减小基极接触电阻。
HBT在PA设计中的优势体现在其软压缩特性——当输出功率接近饱和时，增益缓慢下降而非突然截止，这使得HBT PA在回退6dB时仍能保持较好的线性度。相比之下，MOSFET的平方律特性导致其压缩点更陡峭。
3.4 HEMT器件与二维电子气
高电子迁移率晶体管（HEMT）利用异质结界面处的二维电子气（2DEG）作为导电沟道。由于2DEG区域不存在电离杂质散射，电子迁移率可达8000-10000 cm²/V·s（GaAs基）甚至更高（GaN基），这使得HEMT具有极低的沟道热噪声和极高的fT。
GaN HEMT的击穿电场高达3.3 MV/cm，是GaAs的5倍以上，因此功率密度可达5-8 W/mm。其等效电路模型与MOSFET类似，但关键区别在于：
- 栅极肖特基结：栅极电流在正偏时呈指数上升，需限制栅极电压摆幅。
- 电流崩塌效应：高电压摆幅下陷阱捕获电子导致动态导通电阻增加，需在场板设计和钝化工艺上优化。
- 自热效应：GaN衬底热导率较低，沟道温度升高会降低迁移率，需通过热阻网络建模。
风险提示：GaN HEMT的栅极驱动电压范围极窄（通常-3V至+1V），且栅极正向电流不能超过1mA/mm。在PA驱动电路设计中必须增加栅极电压钳位保护，否则瞬间过压将永久损坏器件。
3.5 寄生参数的工程影响与版图对策
寄生参数对射频性能的影响是全方位的。下表总结了关键寄生参数、其物理来源、对电路性能的影响以及版图层面的对策。
| 寄生参数 | 物理来源 | 性能影响 | 版图对策 |
|---|---|---|---|
| Cgd (MOSFET) | 栅-漏交叠电容 | Miller效应降低增益、恶化隔离度 | 共源共栅、中和电容、减少交叠面积 |
| Rg (栅极电阻) | 多晶硅栅极电阻 | 热噪声、降低fmax | 多指并联、双端接入、金属栅极 |
| Rb (基极电阻) | HBT基极接触与本征电阻 | 散粒噪声、限制fmax | 多基极指、环形布局 |
| Cds (漏源电容) | 耗尽区电容+金属互连 | 输出匹配偏移、降低PAE | 减小漏极面积、优化互连 |
| 衬底耦合 | 衬底电阻与电容 | 电感Q值下降、串扰 | SOI衬底、深N阱、接地屏蔽 |
3.6 案例拆解：5GHz LNA的工艺选择与寄生优化
设计一款用于Wi-Fi 6E (5.15-5.85GHz) 的LNA，要求噪声系数NF<1.5dB，增益>15dB，输入回波损耗S11<-10dB，功耗<10mW。我们对比三种工艺方案：
方案A：28nm Bulk CMOS。优点是与基带集成，但衬底损耗大，电感Q值仅12左右。输入匹配网络需要两个电感，插入损耗约0.8dB，导致NF预算紧张。实测NF为1.8dB，超出指标。
方案B：45nm RF-SOI。衬底电阻率提升至1kΩ·cm以上，电感Q值达到25。输入匹配网络损耗降至0.4dB。采用共源共栅结构抑制Miller效应，实测NF=1.3dB，增益16.5dB，功耗8mW。满足全部指标。
方案C：GaAs pHEMT。NF可低至0.8dB，但无法与数字控制电路集成，需要额外芯片，系统成本增加。
最终选择方案B。在版图优化中，将输入晶体管设计为16指并联，每指宽度2μm，栅极双端接入，使Rg降至4Ω。同时在电感下方添加接地屏蔽环，阻断衬底涡流，Q值进一步提升至28。关键参数对比如下：
设计指标 目标值 方案A(CMOS) 方案B(SOI) 方案C(GaAs)
NF (dB) <1.5 1.8 1.3 0.8
增益 (dB) >15 14.2 16.5 17.8
功耗 (mW) <10 7.5 8.0 12.0
S11 (dB) <-10 -8.5 -12.3 -14.1
芯片面积 (mm²) - 0.35 0.42 0.65
集成度 - 高 中 低复盘经验：SOI工艺在5GHz频段提供了最佳的NF-功耗-集成度折中。设计过程中发现，输入匹配电感的Q值每提升5，NF改善约0.15dB。因此，在版图阶段投入时间优化电感Q值比单纯追求器件fT更有价值。
3.7 常见误区与设计总结
在射频工艺与器件选择中，工程师常陷入以下误区：
- 盲目追求高fT：fT越高并不代表电路性能越好。高fT器件往往击穿电压低，且寄生电容更大。在LNA设计中，fT达到工作频率5倍即可。
- 忽略衬底损耗：在Bulk CMOS上设计高Q电感是徒劳的。若必须使用CMOS，应优先选择带有厚金属顶层和深N阱的工艺选项。
- 将HBT与MOSFET模型混用：HBT的指数传输特性使其线性度分析不能套用MOSFET的平方律模型。PA设计时需使用Volterra级数或X参数进行失真分析。
- 忽视热阻建模：GaN PA在连续波工作下沟道温度可能超过200°C，导致迁移率下降30%以上。必须在仿真中加入自热网络。
总结而言，射频工艺选择应遵循"功率需求定材料，集成需求定平台，噪声需求定器件"的原则。CMOS/SOI适合集成度要求高的收发机前端，GaAs HBT适合中等功率PA与高性能LNA，GaN HEMT则统治高功率基站与雷达应用。器件建模的核心在于准确提取寄生参数，并通过版图技术将其影响降至最低。下一阶段的设计工作，将基于这些器件模型展开PA与LNA的具体电路拓扑设计。