3、接收机架构概述：超外差、零中频、低中频、数字中频等主流架构的优缺点与适用场景
接收机架构决定了射频前端如何将天线接收到的微弱信号从高频载波搬移到基带或中频，并完成足够的增益、选择性和动态范围分配。在射频芯片设计中，架构选择直接决定了系统灵敏度、镜像抑制能力、功耗、面积和成本。本章从工程实践角度，系统梳理超外差、零中频、低中频和数字中频四种主流架构的工作原理、性能边界与适用场景，帮助设计者在项目立项阶段做出合理的架构决策。
3.1 超外差架构：高性能接收的经典之选
核心原理：超外差（Super-Heterodyne）架构通过两次或多次频率搬移，将射频信号先下变频到较高的第一中频（IF），经高Q值带通滤波器完成信道选择后，再下变频到第二中频或基带。其核心思想是“先选频、后放大”，利用中频滤波器实现优异的邻道抑制和镜像抑制。典型结构为：LNA → 镜像抑制滤波器 → Mixer → IF BPF → IF VGA → 第二Mixer → 基带。
判断方法：选择超外差架构时，需评估以下关键指标：
- 镜像抑制比：第一中频越高，镜像频率离有用信号越远，镜像抑制滤波器越容易实现。例如GSM 900MHz接收机常选第一中频为71MHz或更高。
- 中频选择性：IF BPF的Q值决定了信道选择能力，陶瓷滤波器或SAW滤波器可提供40-80dB的邻道抑制。
- 灵敏度与动态范围：多级增益分配可优化噪声系数和IIP3的折中，典型NF可达2-3dB。
案例拆解：某5G基站接收机项目，要求支持3.5GHz频段，灵敏度-105dBm，邻道抑制65dB。设计团队对比后选择超外差架构：第一中频380MHz，采用SAW滤波器实现信道选择；第二中频76.8MHz，经ADC采样后由数字基带处理。实测结果：NF=2.8dB，镜像抑制72dB，邻道抑制68dB，满足3GPP指标。代价是BOM成本约$12，PCB面积约35mm×40mm，功耗1.2W。
3.2 零中频架构：集成度与功耗的最优解
核心原理：零中频（Zero-IF）架构直接将射频信号下变频到基带（DC附近），省去中频滤波器和镜像抑制滤波器。其结构为：LNA → 正交Mixer（I/Q两路）→ 低通滤波器 → 基带VGA → ADC。由于本振频率等于射频频率，镜像信号与有用信号重合，理论上不存在镜像干扰问题。
关键挑战与应对：
| 挑战 | 产生机理 | 典型应对方案 |
|---|---|---|
| DC偏移 | 本振自混频、强干扰自混频产生直流分量 | 交流耦合、DSP校准、Chopper稳定技术 |
| IQ失配 | I/Q两路幅度和相位不一致 | 片内校准电路、DSP数字校正 |
| 偶次谐波失真 | LNA非线性产生二阶交调 | 差分结构、高IIP2设计（>50dBm） |
| 闪烁噪声 | MOS管1/f噪声影响基带信号 | 增大器件面积、Chopper调制 |
适用场景：零中频架构广泛应用于蜂窝通信（LTE/5G NR）、Wi-Fi 6/7、蓝牙、GPS等消费电子芯片。例如高通骁龙系列、海思巴龙系列均采用零中频或类零中频方案。其优势在于：无需片外SAW滤波器，单芯片集成度高，功耗低（典型RX链路<50mW），BOM成本低。
案例拆解：某NB-IoT终端芯片项目，要求支持B3/B5/B8频段，功耗<30mA（接收模式），灵敏度-125dBm。采用零中频架构，LNA增益15/25/35dB三档可调，Mixer采用无源电流模式，基带LPF截止频率可配置为100kHz/200kHz。实测：NF=3.5dB，IIP2=+55dBm，DC偏移经校准后<1mV，功耗28mA@1.8V。该方案芯片面积仅3.2mm²，BOM成本$2.5。
3.3 低中频架构：规避DC偏移的折中方案
核心原理：低中频（Low-IF）架构将信号下变频到较低的中频（通常为2-10MHz），既避免了零中频的DC偏移和闪烁噪声问题，又不需要超外差的高Q值IF滤波器。其结构为：LNA → 正交Mixer → 复数带通滤波器 → ADC → 数字下变频。中频选择需权衡：IF越高，镜像抑制越难；IF越低，DC偏移影响越大。
镜像抑制策略：低中频架构的镜像信号与有用信号相距2×IF，需通过以下手段抑制：
- 硬件校准：在Mixer输出端加入RC多相滤波器，利用I/Q两路信号的相位关系抑制镜像，典型抑制比30-40dB。
- 数字校准：ADC采样后，在DSP中估计并补偿I/Q失配，可额外提供20-30dB镜像抑制。
- 频率规划：选择IF使镜像频率落在非工作频段，降低干扰风险。
适用场景：低中频架构常用于蓝牙BLE（IF=2MHz）、ZigBee（IF=4MHz）、Sub-GHz无线通信（如LoRa）等窄带系统。这些系统信号带宽窄（<2MHz），中频选择灵活，且对功耗和成本敏感。
案例拆解：某BLE 5.0 SoC项目，要求接收灵敏度-97dBm（1Mbps），功耗<10mA。采用低中频架构，IF=2MHz，Mixer后接复数BPF（中心频率2MHz，带宽1.2MHz），ADC采样率16MHz。实测：NF=6.5dB，镜像抑制52dB（含DSP校准），功耗9.5mA@3.3V。该方案在成本、性能和功耗间取得了良好平衡。
3.4 数字中频架构：软件定义无线电的基石
核心原理：数字中频（Digital-IF）架构将ADC尽量前移，在中频甚至射频直接采样，后续的下变频、滤波、解调全部在数字域完成。典型结构为：LNA → BPF → ADC → DDC（数字下变频器）→ DSP。该架构的核心优势在于灵活性和可重构性，同一硬件可支持多种通信标准。
ADC性能瓶颈：数字中频架构对ADC的采样率、分辨率、SFDR（无杂散动态范围）要求极高。例如，中频采样需满足带通采样定理，且ADC的SNR需覆盖接收机的动态范围需求。典型指标：采样率100-500MSPS，分辨率12-16bit，SFDR>80dBc。
| 参数 | 超外差 | 零中频 | 低中频 | 数字中频 |
|---|---|---|---|---|
| 镜像抑制 | 优（>70dB） | 不适用 | 中（40-60dB） | 优（数字域处理） |
| DC偏移 | 无 | 严重 | 轻微 | 无 |
| 集成度 | 低 | 高 | 中 | 中高 |
| 功耗 | 高 | 低 | 低 | 中高 |
| 灵活性 | 低 | 中 | 中 | 高 |
| 典型应用 | 基站、仪表 | 手机、Wi-Fi | BLE、ZigBee | SDR、多模终端 |
适用场景：数字中频架构广泛应用于软件定义无线电（SDR）、多模多频终端、雷达接收机、频谱监测设备等。例如，某军用宽带接收机覆盖20MHz-6GHz，采用中频采样方案，ADC采样率500MSPS，14bit分辨率，通过FPGA实现DDC和信道化处理，可同时解调多个频段的信号。
案例拆解：某5G多模小基站项目，要求支持TDD/FDD、载波聚合（最多5个分量载波）。采用数字中频架构：第一级下变频到IF=140MHz，ADC采样率368.64MSPS（16bit），FPGA内实现DDC、数字滤波和AGC。实测：支持100MHz瞬时带宽，动态范围85dB，功耗3.5W（含ADC和FPGA）。相比超外差方案，PCB面积减少40%，但功耗增加1.8W。
3.5 架构选型决策框架与常见误区
决策流程：在实际项目中，架构选择应遵循以下步骤：
- 明确系统指标：灵敏度、选择性、动态范围、功耗、成本、面积。
- 评估频段特性：工作频率、信号带宽、邻道干扰强度、镜像频率分布。
- 分析集成度需求：是否需要单芯片SoC、是否允许片外滤波器。
- 考虑量产成本：BOM成本、测试成本、校准成本。
- 评估设计风险：团队经验、IP复用、流片风险。
常见误区：
- 误区一：认为零中频一定比超外差好。实际上，在基站等高性能场景，超外差的线性度和选择性优势不可替代。
- 误区二：忽略镜像抑制的校准成本。低中频架构的镜像抑制校准需要额外的DSP资源和测试时间，可能抵消其成本优势。
- 误区三：盲目追求数字中频的灵活性。ADC的功耗和成本可能使整个系统失去竞争力，需综合评估。
- 误区四：忽视频率规划。无论哪种架构，频率规划不当都会导致组合干扰、半中频干扰等问题。